소스 전극;상기 소스 전극으로부터 이격되도록 배치된 드레인 전극;상기 소스 전극과 상기 드레인 전극 사이에 배치된 절연 영역; 및상기 소스 전극, 상기 절연 영역 및 상기 드레인 전극 상에 배치된 채널층;을 포함하며,상기 채널층은,상기 소스 전극 상에 배치되며, 귀금속 원소를 포함하는 소스 영역과,상기 드레인 전극 상에 배치되며, 상기 귀금속 원소와 동일한 귀금속 원소를 포함하는 드레인 영역과,상기 절연 영역 상에 배치되며, 상기 귀금속 원소와 동일한 귀금속 원소 기반의 반도체 특성을 가지는 제1 이차원 물질층을 포함하는 채널 영역을 포함하는, 반도체 소자.

제1항에 있어서, 상기 소스 영역과 상기 드레인 영역 중 적어도 어느 하나와 상기 채널 영역이 접하는 영역에서 상기 귀금속 원소의 배열이 연결되는, 반도체 소자.

제 1 항에 있어서, 상기 채널 영역의 그레인 사이즈(grain size)는 상기 소스 영역과 상기 드레인 영역 중 적어도 어느 하나 영역의 그레인 사이즈보다 큰 반도체 소자.

제 1 항에 있어서,상기 제1 이차원 물질층은 Pt, Ru, Rh, Pd, Ag, Os, Ir 및 Au으로 이루어진 그룹에서 선택된 하나의 귀금속 원소와, S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐 원소를 포함하는 반도체 소자.

제 1 항에 있어서,상기 채널 영역의 두께와 상기 소스 영역의 두께는 서로 동일하거나 그 차이가 50 nm 이하인, 반도체 소자

제 1 항에 있어서,상기 소스 영역 및 상기 드레인 영역 각각은, 상기 귀금속 원소를 포함하며, 도체 특성을 가지는 귀금속층과,상기 귀금속 원소 기반의 반도체 특성을 가지는 제2 이차원 물질층을 포함하는, 반도체 소자.

제 6 항에 있어서,상기 제1 이차원 물질층과 상기 제2 이차원 물질층의 재질은 동일하며,상기 제1 이차원 물질층의 층수는 상기 제2 이차원 물질층의 층수보다 큰, 반도체 소자.

제 1 항에 있어서,상기 제1 이차원 물질층은, 상기 절연 영역과 평행한 방향으로 연장되며, 양 단부가 상기 소스 영역과 상기 드레인 영역에 접촉하는 엣지 접촉(edge contact)을 가지는, 반도체 소자.

제 6 항에 있어서,상기 제2 이차원 물질층의 두께는 상기 귀금속층의 두께보다 작은, 반도체 소자.

제 1 항에 있어서,상기 소스 영역과 상기 소스 전극 사이에 배치되며, 금속 산화물을 포함하는 산화물층을 더 포함하며, 상기 드레인 영역과 상기 드레인 전극 사이에 배치되며, 금속 산화물을 포함하는 산화물층을 더 포함하는, 반도체 소자.

제 1 항에 있어서,상기 소스 영역과 상기 소스 전극의 적어도 일부는, 상기 귀금속 원소를 포함하는 합금층을 포함하며,상기 드레인 영역과 상기 드레인 전극의 적어도 일부는, 상기 귀금속 원소를 포함하는 합금층을 포함하는, 반도체 소자.

제 1 항에 있어서,상기 절연 영역은, 상기 소스 전극과 상기 드레인 전극의 상부 표면보다 상부로 돌출된 구조를 가지거나 하부로 오목한 구조를 가지며,상기 채널 영역은 상기 돌출된 구조의 절연 영역 또는 상기 오목한 구조의 절연 영역의 3면을 둘러싸도록 배치된, 반도체 소자.

제 1 항에 있어서,상기 채널 영역 상에 배치된 게이트 절연층; 및상기 게이트 절연층 상에 배치된 게이트 전극;을 더 포함하는 반도체 소자.

제 1 항 내지 제 13 항 중 어느 한 항에 기재된 반도체 소자를 포함하는 전자 장치.

소스 전극과 드레인 전극 사이에 절연 영역이 형성된 기판을 준비하는 단계;상기 소스 전극, 상기 절연 영역 및 상기 드레인 전극 상에 귀금속 원소를 포함하는 채널 물질층을 형성하는 단계;상기 채널 물질층에서 상기 절연 영역 상에 배치된 영역에서 상기 귀금속 원소 기반의 반도체 특성을 가지는 제1 이차원 물질층을 포함하는 채널층이 형성되도록 상기 채널 물질층을 칼코겐화하는 단계;를 포함하며,상기 채널층은,상기 소스 전극 상에 배치되며, 상기 귀금속 원소를 포함하는 소스 영역과,상기 드레인 전극 상에 배치되며, 상기 귀금속 원소를 포함하는 드레인 영역과,상기 절연 영역 상에 배치되며, 상기 귀금속 원소 기반의 반도체 특성을 가지는 제1 이차원 물질층를 포함하는 채널 영역을 포함하는, 반도체 소자의 제조 방법.

제 15 항에 있어서,상기 채널 물질층을 칼코겐화하는 단계에서, 상기 제1 이차원 물질층은 상기 절연 영역과 평행한 방향으로 연장되며, 양 단부가 상기 소스 영역 및 상기 드레인 영역에 접촉하는 엣지 접촉이 형성되는, 반도체 소자의 제조방법.

제 15 항에 있어서,상기 채널 물질층을 칼코겐화하는 단계에서, 상기 소스 영역 및 상기 드레인 영역에서, 상기 귀금속 원소 기반의 반도체 특성을 가지는 제2 이차원 물질층이 형성되는, 반도체 소자의 제조방법.

제 17 항에 있어서,상기 제1 이차원 물질층의 층수는 상기 제2 이차원 물질층의 층수보다 큰, 반도체 소자의 제조방법.

제 15 항에 있어서,상기 채널 영역의 두께와 상기 소스 영역의 두께는 서로 동일하거나 그 차이가 50 nm 이하인, 반도체 소자의 제조방법.

제 15 항에 있어서,상기 채널 영역과 절연된 게이트 전극을 형성하는 단계;를 더 포함하는 반도체 소자의 제조방법.