샘플앤홀드 공유에 기반하는 2단 플래시 ADC
Two-Step Flash ADC Based on Sharing Sample and Hold
특허 요약
샘플앤홀드(Sample and Hold) 공유에 기반하는 2단 플래시 ADC(Two-Step flash Analog-to-Digital Converter)를 개시한다. 본 실시예는, CADC(coarse ADC)와 FADC(fine ADC)가, Cap-DAC(Capacitive DAC)이 수행하는 샘플앤홀드(Sample and Hold)를 공유함으로써, 입력 임피던스 부정합(impedance mismatch)에 기인하는 오차를 개선하는 것이 가능한 2단 플래시 ADC(Analog-to-Digital Converter)를 제공한다.
청구항
번호청구항
7

제3항에 있어서,상기 Cap-DAC이 상기 상위 데이터에 대한 DAC(Digital-to-Analog Conversion)를 실행하여, 상기 캐패시터에 저장된 입력전압을 충전 또는 방전(charging or discharging)함으로써, 상기 캐패시터에 상기 잔차전압을 샘플앤홀드하는 것을 특징으로 하는 2단 플래시 ADC.

8

제3항에 있어서,상기 FADC는, 상기 샘플앤홀드된 잔차전압을 상기 캐패시터의 상부로부터 입력받는 것을 특징으로 하는 2단 플래시 ADC.

1

기준전압(reference voltage)를 제공하는 저항 스트링;상기 기준전압 및 샘플앤홀드(Sample and Hold)된 입력전압을 기반으로 상위 데이터를 생성하는 CADC(Coarse Analog-to-Digital Converter);상기 입력전압을 샘플앤홀드(Sample and Hold)하여 상기 CADC에게 제공하고, 상기 상위 데이터 및 상기 입력전압을 기반으로 잔차전압(residue voltage)을 생성 및 샘플앤홀드하는 Cap-DAC(Capacitive Digital-to-Analog Converter);상기 샘플앤홀드된 잔차전압을 이용하여 하위 데이터를 생성하는 FADC(Fine ADC); 및상기 상위 데이터 및 상기 하위 데이터를 인코딩하여 출력 데이터를 생성하는 디지털 인코더를 포함하는 것을 특징으로 하는 2단 플래시(two-stage flash) ADC.

2

제1항에 있어서, 상기 CADC는 C 비트(bit)의 분해능(resolution)을 보유한 플래시 ADC이고, 상기 FADC는 F 비트의 분해능을 보유한 플래시 ADC이며, 상기 출력 데이터는 최대 상기 C 비트와 F 비트의 합에 해당하는 분해능을 보유하는 것을 특징으로 하는 2단 플래시 ADC.

3

제1항에 있어서,상기 Cap-DAC은,상기 입력전압 또는 상기 잔차전압을 샘플앤홀드하는 복수의 캐패시터(capacitors)로 구성된 캐패시터 어레이; 및상기 기준전압 또는 상기 입력전압을 상기 캐패시터 측으로 인가하는, 상기 복수의 캐패시터와 동수의 스위치 셀(switch cells)로 구성된 스위치 셀 어레이를 포함하는 것을 특징으로 하는 2단 플래시 ADC.

4

제3항에 있어서, 상기 복수의 캐패시터 각각의 상부(top)는 서로 연결된 채로 상기 FADC 측으로 연결되고, 상기 복수의 캐패시터의 하부(bottom) 각각은 서로 분리된 채로 상기 스위치 셀 및 상기 CADC 측으로 연결되는 것을 특징으로 하는 2단 플래시 ADC.

5

제3항에 있어서,상기 Cap-DAC이 상기 캐패시터에 샘플앤홀드한 입력 전압을, 상기 CADC가 상기 캐패시터의 하부로부터 입력받는 것을 특징으로 하는 2단 플래시 ADC.

6

제3항에 있어서,상기 상위 데이터를 기반으로 상기 스위치 셀이 상기 기준전압을 상기 캐패시터의 하부 측에 인가함으로써, 상기 Cap-DAC이 상기 상위 데이터에 대한 DAC(Digital-to-Analog Conversion)를 실행하는 것을 특징으로 하는 2단 플래시 ADC.

9

제3항에 있어서,상기 스위치 셀은,상기 기준전압 또는 상기 입력전압을 상기 캐패시터 측으로 인가하는 복수의 스위치를 포함하여, 상기 입력전압을 상기 캐패시터 측으로 인가하는 스위치는 상기 입력전압의 샘플링 클럭에 의하여 조절되고, 상기 기준전압을 상기 캐패시터 측으로 인가하는 스위치는 상기 상위 데이터에 의하여 조절되는 것을 특징으로 하는 2단 플래시 ADC.

10

2단 플래시 ADC(two-stage flash Analog-to-Digital Converter)의 2단 플래시 ADC 방법에 있어서,Cap-DAC(Capacitive Digital-to-Analog Converter)이 입력전압을 샘플앤홀드(Sample and Hold)하는 과정;기준전압 및 상기 샘플앤홀드된 입력전압을 기반으로, CADC(Coarse ADC)가 상위 데이터를 생성하는 과정;상기 상위 데이터 및 상기 샘플앤홀드된 입력전압을 기반으로 Cap-DAC이 잔차전압(residue voltage)을 생성 및 샘플앤홀드하는 과정;상기 샘플앤홀드된 잔차전압을 이용하여 FADC(Fine ADC)가 하위 데이터를 생성하는 과정; 및디지털 인코더가 상기 상위 데이터 및 상기 하위 데이터를 인코딩하여 출력 데이터를 생성하는 과정을 포함하는 것을 특징으로 하는 2단 플래시 ADC 방법.

11

제10항에 있어서, 상기 CADC 및 상기 FADC 각각은 플래시 ADC 방식을 이용하여 상기 상위 데이터 및 상기 하위 데이터를 생성하는 것을 특징으로 하는 2단 플래시 ADC 방법.

도면대표도면