전극을 포함하는 전자현미경용 액상 칩
Liquid chip for electron microscope Comprising Electrode
특허 요약
본 발명은 하부 칩, 상부 칩 및 액상 시료 공급을 위한 수로 공간부를 포함하는 전자현미경용 액상 칩에 관한 것으로, 수로 공간부에 형성된 복수의 홀에 팽창저항성이 우수한 그래핀 소재의 투과박막부를 부착함으로써, 투과창 역할을 수행하지 않게 된 지지체 두께를 종래보다 더 증가시킬 수 있어 액상 시료를 보다 안정적으로 공급하면서 동시에 공간분해능 손실을 최소화하고 투과창의 팽창 현상도 억제할 수 있는 효과가 있다. 이를 위하여 본 발명은 상기 하부 칩은 하부 공동이 형성된 하부 기판; 상기 하부 기판의 상면에 배치되고, 상기 하부 공동 영역에 복수의 하부 홀이 형성된 하부 지지체; 상기 하부 홀 하부 지지체 양 단에 위치하는 스페이서; 및 상기 하부 지지체 위에 하부 홀을 덮도록 부착시킨 하부 투과박막부;을 포함하며, 상기 상부 칩은 상부 공동이 형성된 상부 기판; 상기 상부 기판의 상면에 배치되고, 상기 상부 공동 영역에 복수의 상부 홀이 형성된 상부 지지체; 및 상기 상부 지지체 위에 상기 복수의 상부 홀을 덮도록 부착시킨 일정한 팽창저항성을 갖는 상부 투과박막부를 포함하며, 상기 수로 공간부는 상기 하부 칩의 스페이서 위에 상기 상부 기판의 상면에 배치된 상부 지지체가 적층되어 형성되고, 상기 투과박막부은 상기 수로 공간부 내측에 위치하는 것을 특징으로 한다.
청구항
번호청구항
12

제1항에 있어서,상기 상부 칩 또는 하부 칩의 기판은 실리콘 재질인 것을 특징으로 하는 전자현미경용 액상 칩.

13

제1항에 있어서,상기 상부 칩 또는 하부 칩의 지지체는 실리콘질화물 또는 실리콘산화물 재질인 것을 특징으로 하는 전자현미경용 액상 칩.

4

제3항에 있어서,상기 제2전극의 일단은 상기 박막층과 상기 홀부 사이에 배치되는 것을 특징으로 하는, 전자현미경용 액상 칩.

5

제1항에 있어서,상기 제2전극의 일단은 전도성 유리질 탄소 재질인 것을 특징으로 하는, 전자현미경용 액상 칩.

6

제1항에 있어서,상기 제1전극 및 제2전극의 각 타단은 외부 전기공급원과의 전기적 연결을 용이하기 위하여 일정한 면적을 가지는 접점부가 형성된 것을 특징으로 하는, 전자현미경용 액상 칩.

7

제1항에 있어서,상기 제1전극 또는 제2전극은 일정 부분 이상이 절연막층에 의해 절연되는 것을 특징으로 하는, 전자현미경용 액상 칩.

8

제1항에 있어서,상기 상부 칩 또는 하부 칩에 형성된 홀부 인근에 일정한 전기전도성을 가지는 제3전극의 일단이 배치되고, 외부 전기공급원과의 전기적 연결을 위하여 상기 수로 공간부 외측으로 상기 제3전극의 타단이 배치되는 것을 특징으로 하는, 전자현미경용 액상 칩.

9

제2항에 있어서,상기 제1전극 및 제2전극의 각 일단이 상호 단락되어 연결되고,상기 제1전극 및 제2전극은 일정한 저항 발열성을 가지는 재질인 것을 특징으로 하는, 전자현미경용 액상 칩.

10

제9항에 있어서,상기 제1전극 및 제2전극은 각 말단을 제외하고 지지체 내부에 위치하는 것을 특징으로 하는, 전자현미경용 액상 칩.

11

제9항에 있어서,상기 제1전극 및 제2전극은 절연막층에 의해 절연되는 것을 특징으로 하는, 전자현미경용 액상 칩.

1

각각의 상면끼리 서로 마주보도록 배열되는 상부 칩과 하부 칩; 상기 상부 칩과 하부 칩 사이에 이격된 2 이상의 스페이서에 의해 형성되는, 액상 시료의 공급을 위한 수로 공간부;를 포함하는 전자현미경용 액상 칩에 있어서,상기 상부 칩 및 하부 칩 각각은 상기 상면과 하면을 관통하는 공동부가 형성된 기판; 상기 기판의 상면을 포함하여 배치되고, 상기 상면의 공동부가 위치하는 영역에 복수의 홀이 형성된 홀부를 포함하는 지지체; 및 상기 홀부 인근을 덮도록 전사되며, 전도성을 갖는 단일 분자층이 하나 또는 복수로 적층되어 이루어진 박막층;을 포함하며,상기 상부 칩의 홀부와 상기 하부 칩의 홀부는 전자빔이 투과하도록 동일선상에 위치하며,상기 스페이서는 상기 동일선상을 중심으로 소정의 이격 간격을 가지며,상기 박막층은 상기 수로 공간부의 내측 상부 및 하부에 각각 위치하며, 상기 상부 칩 또는 하부 칩에 형성된 홀부 인근에 일정한 전기전도성을 가지는 제1전극 및 제2전극의 각 일단이 배치되고, 외부 전기공급원과의 전기적 연결을 위하여 상기 수로 공간부 외측으로 상기 제1전극 및 제2전극의 각 타단이 배치되며,상기 제2전극의 일단은 상기 박막층에 접하도록 배치되고, 상기 제1전극의 일단은 상기 박막층과 접하지 않도록 배치되는 것을 특징으로 하는, 전자현미경용 액상 칩.

2

제1항에 있어서,상기 제1전극의 일단을 포함한 일정 부분은 상기 홀부 인근을 일정 부분 감싸는 형태로 배치되는 것을 특징으로 하는, 전자현미경용 액상 칩.

3

제1항에 있어서,상기 제2전극의 일단은 상기 홀부까지 연장되어 배치되고 상기 홀부에 형성된 복수의 홀에 대응하는 전극 관통 홀이 형성되는 것을 특징으로 하는, 전자현미경용 액상 칩.

14

제1항에 있어서,상기 상부 칩 또는 하부 칩의 박막층은 그래핀(graphene), 보로펜(borophen), 전이금속 칼코겐 화합물(Transition metal dichalcogenide, TMDC) 및 육방정 질화붕소(hexagonal-BN)로 이루어진 군 중에서 적어도 어느 하나 이상인 것을 특징으로 하는 전자현미경용 액상 칩.

15

제1항에 있어서,상기 상부 칩 또는 하부 칩의 박막층은 수로 공간부 내부에만 배치되는 것을 특징으로 하는 전자현미경용 액상 칩.