프로젝트 소개
본 과제는 산업이더넷 환경에서 네트워크 공격을 빠르게 골라내고 차단하는 초고속 패킷 필터 플랫폼을 FPGA로 구현하는 연구임.
연구 목표는 (1년차) FPGA의 병렬처리를 위한 대용량 초고속 패킷 필터 지능형 알고리즘(엔진), (2년차) 자체OS·커널API·관리GUI를 포함한 대용량 초고속 패킷 필터 플랫폼, (3년차) FPGA 탑재 one-board화 및 성능 시험 분석 수행임. 핵심 연구 내용은 DPI 기반 네트워크 접근제어 및 제어응용 인증기술, 기계학습·상관분석 기반 전역적 보안상황 능동인지, 제어프로토콜별 침입탐지 특징추출·자기유사도 이상징후 탐지, 처리량 Throughput(보드당 초당 10기가비트), 지연시간(Latency, 80㎲ 미만), 미탐지율 3% 미만·오탐지율 1% 미만, 공격/차단 로그·GUI 통합보안관리임. 기대효과는 CPU/메모리 부하 저감과 DPI 병렬처리·DMA 전용 계수 공간 확보로 99%+ 처리율 및 수입대체·국제 경쟁력 제고 가능함.