프로젝트 소개
본 과제는 멀티비트 디램을 구현하고 이를 바탕으로 국내외 특허 포트폴리오와 창업 가능성을 함께 검토하는 연구임. 디램의 저장·판독 구조를 개선하여 4개 이상의 레벨을 다루는 회로 기술을 확보하고, 프로토타입 구현을 통해 실현 가능성을 확인하는 데 초점이 있음.
연구 목표는 특허 포트폴리오 구축, 전문가 자문 기반 창업 타당성 평가, 멀티비트 디램 프로토타입 구현에 있음. 핵심 연구 내용은 PCT 출원 추진, 비즈니스 모델 검증, 사업자금 및 마케팅 전략 마련, 멀티비트 디램 전용 센스 앰프와 Capacitive-Feedback AMP, 3D 디램용 센스 앰프 구조 고안임. 기대 효과는 기술 협력 및 라이센싱 활용, 개발 기간 단축, 집적도 개선, 생산·R&D 비용 절감임.