IIIV 반도체 Channel CMP 및 Post CMP 세정 공정 개발

본 과제는 III-V 반도체 공정에서 CMP 이후 표면 결함을 줄이고 소자 성능을 높이기 위해, 연마 슬러리와 post-CMP 세정을 함께 최적화하는 연구임. 연구 목표는 요약문_연구목표에 제시된 III-V CMP 공정 최적화와 Defect free CMP를 위한 기계적 세정방법 적용, 그리고 소자 특성 개선을 위한 post-CMP 세정기술 최적화 달성임. 핵심 연구 내용은 InP, InGaAs CMP 슬러리 조성(연마 입자, pH, 첨가제) 및 할로겐 계열 염 첨가에 따른 연마율·거칠기·오염 감소 메커니즘 규명과, CMP 후 버핑공정 및 particle/metal 동시 제거 세정액, Sonication 없는 화학적 파티클 제거 조건 탐색, InGaAs FET/MOSCAP 제작 및 I-V, C-V 기반 leakage current·interface trap density 분석, 세정 후 damage·material loss·roughness 및 계면 물리화학적 분석 수행임. 기대효과는 요약문_기대효과에 따라 고성능 CMP(높은 연마율, 선택비, 우수 표면 조도) 및 defect free 공정 구현과 post-CMP 후 전기적 특성 개선 성능 확보임.