고속 유무선 통신 시스템을 위한 합성 가능 아날로그-디지털 변환기 IP 개발

본 과제는 5G, 6G 및 Serdes용 차세대 유/무선 통신에서 요구되는 광대역, 고해상도, 저전력 ADC를 구현하기 위한 연구임. 연구 목표는 12-bit 300MS/s single channel과 12-bit 2.4GS/s multi channel ADC 구현 및 SNDR, 전력, clock skew 성능 확보에 있음. 핵심 연구 내용은 저전력 입력 네트워크와 고속용 용량성 DAC 축소 구조, background calibration 기반 timing skew 보정, ADC 특화 synthesizable topology 및 Auto P&R methodology 수립임. 기대 효과는 5G 한계 극복, 초고속 유선 통신 대응, 국내외 최고 성능 ADC 설계 기법 확보, IP 경쟁력 및 전문 인력 양성임.