프로젝트 소개
본 과제는 Assisted GPS의 직접 AFC를 위한 DigRF 위상 잠금 루프를 디지털-아날로그 혼성 신호로 구현하는 저전력 저잡음 회로 설계 연구임.
연구 목표는 저잡음 전압 조절 가능 고리형 발진기, 루프 필터 및 시작용 회로, 두 가지 준거 주파수 수용 위상 주파수 검출기, LDO 선형 레귤레이터 및 파워업 회로를 포함한 위상 잡음-타이밍 지터 변환 모델링과 검증 구현에 있음. 핵심 연구 내용은 3차 디지털 델타-시그마 변조기, dither-free 동작, 디지털 델타-시그마 합성 블록-디지털 계수기 인터페이스, 재동기 로직 적용임. 기대 효과는 A-GPS용 MIPI DigRF 직접 AFC 다상 생성 저전력 저잡음 위상 잠금 루프 회로 설계 기술 및 인터페이스 신뢰성, 구성 블록 요소 기술 확보됨.