게이티드 다이오드 기반 오실레이터를 이용한 진동신경망 회로 장치

TRL 4
등록

이 기술은 실리콘 반도체 안에서 전압에 따라 주기적으로 신호를 내는 작은 회로들을 연결하고, 신호가 어긋나는 시간 차이(위상 차이)를 계산에 활용하는 인공지능 반도체 회로입니다. 별도 신소재 없이 기존 CMOS 공정으로 만들 수 있으며, 신호의 위상 관계로 이미지의 경계나 그래프 색칠 같은 문제를 처리하도록 설계한 특허입니다.

특허 개요

본 특허는 복수의 게이티드 다이오드 오실레이터를 연결해 신호의 위상 차이로 연산하는 진동신경망 회로 장치입니다. p⁺-i-n⁺ 구조와 두 게이트를 갖는 게이티드 다이오드에 직렬 저항을 결합하고, 게이트 전압으로 정전기적 도핑과 포텐셜 장벽을 제어합니다. 양성 피드백 루프(positive feedback loop)의 생성과 소멸로 진동 출력 전압을 만들며, 오실레이터 출력단을 캐패시터 또는 저항으로 커플링해 반대 위상 또는 동일 위상 동기화 상태를 형성합니다.

  • 핵심 기능

게이티드 다이오드와 직렬 저항으로 구성된 각 오실레이터는 게이트 전압 및 입력 전압에 따라 진폭과 주파수가 달라지는 주기 신호를 생성합니다. 복수 오실레이터에 입력되는 전압의 시간 차이와 커플링 방식을 이용해 위상 관계를 만들고, 이를 이미지 엣지 판정과 그래프 색상 분리 연산에 사용합니다.

  • 차별 강점

기존 CMOS 링 오실레이터 또는 LC 오실레이터는 면적과 에너지 효율 측면에서 대규모 인공신경망 적용에 제약이 있었고, 신소재 기반 오실레이터는 CMOS 공정 호환성과 소자 균일성·안정성이 과제로 제시됩니다. 본 기술은 두 게이트의 정전기적 도핑과 양성 피드백 스위칭을 이용하는 실리콘 기반 오실레이터를 활용해, 게이트 전압으로 소자 특성 편차를 조절하고 커플링 방식에 따라 위상 동기화 상태를 선택할 수 있도록 구성합니다.

  • 활용 범위

기술·연구 측면에서는 저전력 뉴로모픽 컴퓨팅, 진동신경망, 이미지 프로세서의 수평·수직 엣지 검출, 그래프 색칠 및 조합최적화 연산 분야에 활용 가능하며, 아이징 머신 구조 연구로 확장할 수 있습니다. 사업 측면에서는 CMOS 기반 엣지 AI 반도체, 영상 전처리 IP, 저전력 연산 가속기, 파운드리·팹리스 협력형 회로 IP 개발로 확장할 수 있습니다.

연구 개발 단계

TRL 1
기초 원리
TRL 2
개념 정립
TRL 3
개념 검증
TRL 4
실험실 검증
TRL 5
유사 환경
TRL 6
시제품
TRL 7
실증
TRL 8
인증완료
TRL 9
사업화
TRL4소자·회로 동작과 커플링 기반 위상 연산을 실시예 및 시뮬레이션으로 확인한 단계입니다.
현재 검증 내용

게이티드 다이오드-저항 오실레이터의 진동 특성과 게이트 전압에 따른 진폭·주파수 조절 원리를 확인했으며, 캐패시터 및 저항 커플링에서의 위상 동기화와 입력 시간 차이에 따른 엣지 판정·그래프 색칠 구성을 제시했습니다. 대규모 어레이 집적, 실제 응용 워크로드에서의 에너지 효율·동작 속도·장기 신뢰성은 추가 검증이 필요합니다.

검증 환경

- 검증 회로: 게이티드 다이오드-저항 오실레이터 및 캐패시터·저항 커플링 진동신경망
- 비교 조건: 캐패시터 커플링 대비 저항 커플링, 입력 시간 차이 유무

- 구동 조건: V_IN = 3.0 V, V_G1 = 1.0 V, V_G2 = -1.0 V, R_S = 10 MΩ, C_C = 10 pF 또는 100 pF, R_C = 100 kΩ

현재 성과

성능·효과
커플링 방식별 위상 동기화 및 엣지 판정

캐패시터 커플링은 반대 위상 동기화를, 저항 커플링은 동일 위상 동기화를 유도하도록 구성됩니다. 입력 전압의 시간 차이에 따른 위상 관계를 픽셀값 차이로 해석해 수평 또는 수직 엣지 성분을 판정할 수 있습니다.

검증·신뢰
2개 및 4개 오실레이터 기반 위상 연산 검증약 120°

게이티드 다이오드-저항 오실레이터와 캐패시터·저항 커플링 진동신경망을 대상으로 소자·회로 동작 및 시뮬레이션 검증이 제시되었습니다. 4개 오실레이터 구성에서는 50 ms에서 제2 오실레이터와 제4 오실레이터 사이의 위상 차이가 약 120°로 제시되며, 이를 색상 분리 결과에 적용했습니다.

차별성·독창성
CMOS 호환 게이티드 다이오드 기반 위상 연산 구조

기존 링 오실레이터 및 LC 오실레이터의 면적·에너지 효율 제약과 신소재 기반 오실레이터의 CMOS 공정 호환성·균일성 문제를 개선 대상으로 설정합니다. 두 게이트 정전기적 도핑과 양성 피드백 기반 오실레이터를 캐패시터·저항으로 결합하고, 위상 차이를 이미지 엣지 및 그래프 색칠 연산에 직접 적용하는 구성이 차별점입니다.

상용화까지 남은 부분

1

대규모 오실레이터 어레이 집적 시 소자 특성 편차의 측정·보정 검증

2

대면적 CMOS 구현을 위한 회로 레이아웃, 배선·커플링 설계 및 집적 공정 검증

3

실제 이미지 처리·조합최적화 워크로드에서의 에너지 효율, 동작 속도 및 장기 신뢰성 검증

기술 이전 형태·도입 과정

기술양도
전용실시권
통상실시권
공동 과제 수행
기술지도·자문

도입은 이렇게 진행됩니다.

1

검토 미팅

귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.

2

PoC 공동 검증

연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.

3

라이센싱 계약

PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.

4

기술지도·후속

도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.

특허 정보

발명의 명칭(KR)

게이티드 다이오드 기반 오실레이터를 이용한 진동신경망 회로 장치

출원번호

10-2024-0106829 (2024.08.09)

공개번호

1020260023269 (2026.02.20)

등록번호

10-2959164

발명자

김상식, 조경아, 신연우, 허효주

권리자

고려대학교 산학협력단

출원인

고려대학교 산학협력단

문의

담당자이준구
이메일jg.lee@rndcircle.io
연락처010-8978-6417