특허 개요
본 특허는 커패시터 없이 두 개의 트랜지스터로 데이터를 저장하고 읽는 2T0C FeDRAM 비휘발성 메모리입니다. 쓰기 트랜지스터(Wtr)의 드레인과 강유전성 읽기 트랜지스터(Rtr)의 게이트를 스토리지 노드로 연결하고, 쓰기·읽기 워드라인 및 비트라인을 분리해 동작시킵니다. 강유전성 전계효과 트랜지스터(FeFET)의 HZO 계열 강유전체 분극 상태가 읽기 트랜지스터의 드레인 전류를 바꾸므로, 저장 정보를 전원 없이 유지하고 분극에 따른 전류 차이로 읽을 수 있습니다. ITZO 계열 산화물 반도체 채널과 BEOL 수직 적층, 더블 게이트 구조를 적용할 수 있도록 구성했습니다.
- 핵심 기능
쓰기 시 쓰기 워드라인과 쓰기 비트라인으로 쓰기 트랜지스터를 동작시켜 스토리지 노드에 전압을 전달하고, 읽기 트랜지스터의 강유전체 분극 방향을 설정합니다. 읽기 시에는 분리된 읽기 비트라인에서 분극 상태에 따라 달라지는 읽기 트랜지스터의 드레인 전류를 검출하므로, 저장 상태를 재기록 없이 판독하는 방식입니다.
- 차별 강점
기존 DRAM은 읽기와 쓰기의 전압 인가부 및 전류 경로가 겹쳐 읽기 후 재기록이 필요하고, 커패시터 누설전류 때문에 주기적 리프레시 전력을 요구합니다. 본 기술은 강유전체 분극을 저장 매체로 사용하고 읽기·쓰기 경로를 분리해 비파괴적 읽기를 지향하며, CMOS 논리 회로 상부의 BEOL 적층 구조로 고집적화 가능성을 제시합니다.
- 활용 범위
기술·연구 측면에서는 강유전체 메모리, 산화물 반도체 소자, 저전력 임베디드 메모리, 모놀리식 3D 집적 및 멀티레벨 메모리 분야에 활용 가능하며, 뉴로모픽 시냅스 소자 연구로도 확장할 수 있습니다. 사업 측면에서는 시스템온칩용 비휘발성 임베디드 메모리, 고집적 반도체 메모리, 저전력 엣지 연산 칩 및 AI 반도체용 메모리 IP·소자 플랫폼으로 확장할 수 있습니다.
연구 개발 단계
HZO 강유전체와 ITZO 채널 기반의 읽기 트랜지스터 및 2T0C 셀을 대상으로 쓰기·읽기 동작, 비휘발성 및 내구성 특성을 평가했습니다. 더블 게이트 구조의 메모리 창 확장과 멀티레벨 상태의 드레인 전류 유지 가능성을 제시했으나, 대면적 셀 어레이의 수율·재현성 및 실셀 집적 성능은 추가 검증이 필요합니다.
- 평가 소자: HZO 강유전체 및 ITZO 채널 기반 FeFET 읽기 트랜지스터와 2T0C 메모리 셀
- 비교 구조: 1T-1C DRAM, 2T DRAM, AOS 2T DRAM 및 단일·더블 게이트 FeFET
- 동작 조건: 쓰기 시 WWL·WBL 1 V, RBL·RWL 0 V; 읽기 시 WWL -2 V, WBL·RWL 0 V, RBL 0.8 V
현재 성과
더블 게이트 FeFET 실시예에서 메모리 창이 0.5 V에서 1.5 V로 확장됐습니다. 탑 게이트 전압으로 강유전체에 전기장을 효율적으로 인가해 소거 동작을 보완하고, 분극 상태 구분 폭을 넓히는 구조입니다.
HZO 강유전체와 ITZO 채널 기반 2T0C 셀을 대상으로 동작, 비휘발성 및 내구성 특성을 평가했습니다. 읽기 트랜지스터의 드레인 전류가 거의 1000 s 이상 유지될 수 있음을 제시했으며, 반복 동작에서도 소자 특성 변화 여부를 확인했습니다.
기존 DRAM은 읽기·쓰기 전압 인가부와 전류 경로의 중첩으로 정보가 파괴되고 재기록이 필요할 수 있습니다. 본 기술은 쓰기 트랜지스터와 강유전성 읽기 트랜지스터를 스토리지 노드에서 연결하면서 각 경로를 분리해 비파괴적 읽기 구조를 구현한 점이 차별점입니다.
상용화까지 남은 부분
대면적 셀 어레이에서의 수율과 소자 특성 재현성 검증
장기 데이터 보존, 반복 동작 및 공정 변동에 대한 신뢰성 검증
실제 셀 어레이 집적 환경에서의 동작 성능, 전력 및 주변회로 호환성 검증
기술 이전 형태·도입 과정
도입은 이렇게 진행됩니다.
검토 미팅
귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.
PoC 공동 검증
연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.
라이센싱 계약
PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.
기술지도·후속
도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.
특허 정보
비휘발성 메모리 장치 및 이의 동작 방법
10-2023-0181567 (2023.12.14)
1020240095043 (2024.06.25)
미등록 (심사 중)
김영현, 안성의, 진태원, 노태현, 진사민
한양대학교 에리카산학협력단