ZQ 교정이 가능한 PAM-4 송신기

TRL 4
2024 등록

이 기술은 한 번에 더 많은 데이터를 보내는 PAM-4 방식 송신기에서 신호 세기별로 출력 임피던스를 맞춰 신호 반사를 줄이는 회로입니다. 칩 내부와 외부의 임피던스를 함께 사용하고 각 신호 레벨에 맞춰 선택적으로 연결해 공정 변화에도 안정적인 신호 전달을 목표로 하는 특허입니다.

특허 개요

본 특허는 4단계 전압으로 데이터를 전송하는 PAM-4 송신기에서 신호 레벨별 출력 특성을 맞추는 ZQ 교정 회로입니다. 풀업·풀다운 트랜지스터로 '11'·'10'·'01'·'00'의 PAM-4 레벨을 만들고, 스위치가 각 레벨에 맞는 온칩 임피던스를 출력단에 선택 연결합니다. 온칩 임피던스는 오프칩 임피던스와 병렬로 구성되며, 복제 드라이버의 출력 전압과 목표 레벨을 비교하는 임피던스 교정부가 제어 신호를 생성해 복수 DQ 드라이버의 출력 임피던스를 교정합니다.

  • 핵심 기능

드라이버가 PAM-4의 4개 논리 레벨을 생성하면 스위치가 해당 레벨에 대응하는 온칩 임피던스를 출력 노드에 연결하거나 해제합니다. 교정 회로는 동일 구조의 복제 드라이버 출력 전압을 설정 레벨과 비교해 제어 신호를 만들고, 이를 통해 실제 DQ 드라이버의 출력 임피던스를 조정합니다.

  • 차별 강점

기존 NRZ 송신기는 주로 정밀 오프칩 수동 저항으로 출력 임피던스를 교정했지만, PAM-4는 레벨별 전압 마진이 작아 각 레벨에 맞는 교정이 필요합니다. 본 기술은 레벨별 온칩 임피던스 선택과 오프칩 임피던스 병렬화를 결합해 추가 칩 패드 사용을 줄이면서 온칩 임피던스의 공정 변동 영향을 낮추는 구조입니다.

  • 활용 범위

기술·연구 측면에서는 고속 메모리 인터페이스, PAM-4 SerDes 송신기, 반도체 I/O 및 DQ 드라이버, 고속 유선 통신 IC 설계에 활용 가능하며, 채널 손실과 반사 관리가 필요한 고속 링크 연구로 확장할 수 있습니다. 사업 측면에서는 HBM 등 고속 메모리용 인터페이스 IP, 데이터센터·서버용 SoC, 디스플레이 인터페이스 및 유선 통신 반도체 제품으로 확장할 수 있습니다.

연구 개발 단계

TRL 1
기초 원리
TRL 2
개념 정립
TRL 3
개념 검증
TRL 4
실험실 검증
TRL 5
유사 환경
TRL 6
시제품
TRL 7
실증
TRL 8
인증완료
TRL 9
사업화
TRL4공정 변동과 온칩·오프칩 임피던스 병렬화 효과를 시뮬레이션으로 검증한 단계입니다.
현재 검증 내용

온칩 임피던스와 오프칩 임피던스를 병렬 연결한 PAM-4 송신기를 대상으로 공정 변동 영향과 임피던스 분포를 시뮬레이션 및 몬테 카를로 방식으로 확인했습니다. 실제 실리콘 칩과 고속 링크 환경에서의 신호 무결성, 전력·면적·대역폭 및 장기 신뢰성은 아직 검증되지 않았습니다.

검증 환경

- 검증 구조: 온칩·오프칩 임피던스를 병렬 연결한 PAM-4 송신기
- 비교 조건: 온칩 임피던스 단독 연결 대비 병렬 연결

- 변동 조건: 온칩 임피던스 변화 최대 10Ω 및 몬테 카를로 시뮬레이션

현재 성과

성능·효과
온칩 임피던스 변동의 병렬화 완화0.595Ω 또는 1.481Ω

시뮬레이션에서 온칩 임피던스 변화가 최대 10Ω일 때 병렬 저항 ZPAR의 변화는 0.595Ω 또는 1.481Ω으로 제시되었습니다. 온칩·오프칩 임피던스 병렬 구조를 통해 온칩 임피던스 변동이 출력 임피던스에 미치는 영향을 완화하는 것이 목적입니다.

검증·신뢰
몬테 카를로 시뮬레이션 기반 임피던스 분포 확인1.01Ω 및 0.75Ω

온칩 임피던스와 오프칩 임피던스를 병렬 처리한 조건에서 각 임피던스의 표준편차가 1.01Ω 및 0.75Ω까지 감소하는 결과가 제시되었습니다. 검증은 온칩 임피던스 단독 조건과 병렬 연결 조건을 비교하는 몬테 카를로 시뮬레이션으로 수행되었습니다.

차별성·독창성
PAM-4 레벨별 선택 임피던스 교정 구조

논리 '11'·'10'·'01'·'00'의 4개 PAM-4 레벨별로 스위치를 통해 서로 다른 온칩 임피던스를 선택하고, 이를 오프칩 임피던스와 병렬화합니다. 복제 드라이버와 임피던스 교정부를 이용해 복수 DQ 드라이버의 글로벌 변동을 반영할 수 있도록 한 점이 기존 오프칩 저항 중심 교정 방식과 구별됩니다.

상용화까지 남은 부분

1

실제 실리콘 칩 기반 고속 링크에서 신호 반사, 아이 다이어그램 등 신호 무결성 성능 실증

2

전력 소모, 회로 면적, 대역폭 및 고속 동작 조건에 대한 정량 검증

3

공정 코너별 재현성, 장기 신뢰성 및 제품 적용 환경에서의 안정성 검증

기술 이전 형태·도입 과정

기술양도
전용실시권
통상실시권
공동 과제 수행
기술지도·자문

도입은 이렇게 진행됩니다.

1

검토 미팅

귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.

2

PoC 공동 검증

연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.

3

라이센싱 계약

PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.

4

기술지도·후속

도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.

특허 정보

발명의 명칭(KR)

ZQ 교정이 가능한 PAM-4 송신기

출원번호

10-2022-0087341 (2022.07.15)

공개번호

1020240010158 (2024.01.23)

등록번호

1026360200000 (2024.02.06)

발명자

김철우, 김성철, 심진철, 최종혁, 소준섭

권리자

고려대학교 산학협력단

출원인

고려대학교 산학협력단

문의

담당자이준구
이메일jg.lee@rndcircle.io
연락처010-8978-6417