특허 개요
본 특허는 2차원 반도체 채널의 계면을 제어하는 자가 성장 단층(SAM) 기반 2차원 반도체 트랜지스터입니다. 게이트 전극과 게이트 절연막 위에 계면 트랩과 결합하는 실록산계 헤드기 및 n형 도핑을 유도하는 아민계 기능기를 가진 SAM을 형성하고, 그 위에 n형·p형 2차원 반도체층을 일부 중첩한 깨진 밴드갭(broken band gap) 이종접합을 배치합니다. 헤드기는 절연막 계면 트랩을 패시베이션하고 기능기는 채널 도핑을 유도해, 밴드간 터널링과 부성 미분 저항 동작에 필요한 전류 특성을 조절합니다.
- 핵심 기능
게이트 절연막 위의 SAM 헤드기가 계면 트랩과 결합해 불필요한 터널링 전류와 밸리 전류 증가를 억제합니다. 동시에 아민계 기능기가 2차원 반도체층의 n형 도핑을 유도하고, 중첩된 n형·p형 반도체층의 깨진 밴드갭 이종접합에서 밴드간 터널링 기반의 스위칭 특성을 구현합니다.
- 차별 강점
기존 2차원 반도체 터널링 소자는 게이트 절연막 계면 트랩 때문에 피크 전류가 낮아지고 밸리 전류가 증가해 PVCR과 부성 미분 저항 동작이 저하될 수 있었습니다. 본 기술은 계면 트랩 패시베이션 기능과 채널 도핑 기능을 하나의 SAM에 결합해, 피크 전압 및 입력·구동 전압을 낮추고 전류 특성을 제어하도록 설계한 점이 차별점입니다.
- 활용 범위
기술·연구 측면에서는 2차원 반도체 이종접합, 터널링 트랜지스터, 부성 미분 저항 소자, 저전력 스위칭 및 다치 논리 회로 분야에 활용 가능하며, 웨이퍼 기반 계면 제어 공정 연구로 확장할 수 있습니다. 사업 측면에서는 차세대 로직 반도체, NDR 기반 메모리·논리 소자, 디스플레이 백플레인, 저전력 반도체 공정 및 2차원 소재 소자 제품군으로 확장할 수 있습니다.
연구 개발 단계
자가 성장 단층을 포함한 깨진 밴드갭 이종접합 2차원 반도체 트랜지스터와 자가 성장 단층이 없는 일반 구조를 비교하여, 계면 트랩 제어에 따른 터널링 전류 및 피크 전압 변화의 원리를 확인했습니다. 구체적인 전기적 성능 수치, 소자 간 재현성, 대면적 균일도, 장기 안정성 및 실제 회로 집적 성능은 제시되지 않았습니다.
- 소자 구조: 자가 성장 단층을 포함한 깨진 밴드갭 이종접합 2차원 반도체 트랜지스터
- 비교 구조: 자가 성장 단층이 없는 일반적인 2차원 반도체 트랜지스터
- 공정 조건: SAM 용액 도포 후 120℃～180℃ 베이킹 및 제1·제2 2차원 반도체층 일부 중첩
현재 성과
SAM 헤드기가 게이트 절연막 계면 트랩과 결합해 과잉 터널링 전류와 밸리 전류 증가를 억제하도록 설계되었습니다. 아민계 기능기에 의한 n형 도핑은 I-V 곡선을 저전압 방향으로 이동시켜 피크 전압과 입력·구동 전압을 낮추는 방향의 효과를 목표로 합니다. 정량 성능은 후속 소자 PoC에서 확인이 필요합니다.
자가 성장 단층을 적용한 깨진 밴드갭 이종접합 구조와 자가 성장 단층이 없는 일반 구조를 비교 대상으로 설정했습니다. SAM 용액 도포와 베이킹, 2차원 반도체층의 일부 중첩 공정을 통해 계면 트랩 제어와 터널링 전류 특성의 관계를 실시예로 제시했습니다. 반복 측정 기반의 재현성과 장기 신뢰성 데이터는 추가 검증이 필요합니다.
기존 2차원 반도체 터널링 소자는 계면 트랩에 의해 피크 전류 감소, 밸리 전류 증가 및 부성 미분 저항 특성 저하가 발생할 수 있습니다. 본 기술은 계면 트랩과 결합하는 헤드기 및 2차원 반도체층 도핑을 유도하는 기능기를 함께 갖는 SAM을 깨진 밴드갭 이종접합에 도입했습니다. 계면 제어와 전기적 도핑을 단일 분자 단층으로 연계한 점이 핵심 차별성입니다.
상용화까지 남은 부분
구체적인 전기적 성능 수치와 소자 간 특성 재현성 검증
웨이퍼 스케일 공정에서의 대면적 균일도 및 공정 호환성 검증
장기 안정성·수명·신뢰성 평가와 실제 다치 논리 회로 집적 실증
기술 이전 형태·도입 과정
도입은 이렇게 진행됩니다.
검토 미팅
귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.
PoC 공동 검증
연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.
라이센싱 계약
PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.
기술지도·후속
도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.
특허 정보
2차원 반도체 트랜지스터 및 이의 제조 방법
10-2022-0090674 (2022.07.22)
1020240013308 (2024.01.30)
1027478590000 (2024.12.24)
유현용, 한규현
고려대학교산학협력단
고려대학교 산학협력단