특허 개요
본 특허는 두 반도체 기판의 필요한 금속 연결 위치만 정밀하게 형성해 저온으로 결합하는 선택적 원자층 증착(ALD) 기반 기판 결합 방법입니다. 실리콘 산화물(SiO2) 영역에는 DMADMS·DMATMS 등의 Si 전구체로 표면 억제제 층을 형성하고, 노출된 Cu 등 전도성 패턴 위에 Ru·Pt 등의 전이금속을 선택적으로 원자층 증착해 범프를 만듭니다. 이후 억제제 층을 제거하고 양 기판의 전이금속 범프 위치를 정렬한 뒤 솔더 합금 및 어닐링으로 결합하여, 불필요한 금속 증착을 억제하면서 저온 적층을 구현합니다.
- 핵심 기능
SiO2 표면은 Si 전구체 억제제로 부동태화하고 전도성 패턴은 노출시켜, Ru·Pt 등의 전이금속이 전도성 패턴 위에 선택적으로 성장하도록 합니다. 두 기판의 대응 전이금속 위치를 맞춘 뒤 솔더링 또는 어닐링으로 결합해 금속 접합부를 형성합니다.
- 차별 강점
기존 Cu to Cu 본딩과 Cu 필러 범프 본딩은 높은 본딩 온도, 구리 산화, 열압착 후 Kirkendall void 및 전기적·기계적 결함 문제가 있을 수 있습니다. 본 기술은 산화물 영역의 증착을 억제하고 전도성 패턴에만 전이금속 범프를 형성해 200℃ 이하 결합을 지향하며, 다층 적층 공정의 열 부담과 계면 결함을 줄이는 방식입니다.
- 활용 범위
기술·연구 측면에서는 선택적 ALD, 3차원 반도체 집적화, TSV 기반 칩 적층, C2C 및 C2W 본딩 공정에 활용 가능하며, 미세 금속 접합부 형성 연구로 확장할 수 있습니다. 사업 측면에서는 반도체 후공정, 고집적 메모리·로직 패키징, PoP 패키지, Wire bonding 연계 패키지 및 이종 칩 적층 솔루션으로 확장할 수 있습니다.
연구 개발 단계
DMADMS·DMATMS 처리 SiO2 및 H-Si 기판을 대상으로 접촉각, KPFM, XPS, 표면 형상 분석을 수행해 표면 부동태화와 선택적 증착 억제 특성을 확인했습니다. Ru·Pt ALD의 선택성은 검증됐으나, 실제 패키지 수준의 결합 강도·전기적 신뢰성·장기 수명은 구체적으로 제시되지 않았습니다.
- 시료: DMADMS·DMATMS 처리 SiO2 및 H-Si 기판, Ru·Pt 원자층 증착 시료
- 비교 조건: 억제제 처리·미처리 SiO2, H-Si 및 Al2O3·HfO2 원자층 증착
- 공정·측정 조건: DMADMS 150℃·노출 5～30초, Ru ALD 283℃·100사이클, Pt ALD 250℃·25사이클, KPFM 23～24℃·상대습도 20～41%
현재 성과
DMADMS 처리로 SiO2 표면을 부동태화해 Ru와 Pt의 원자층 성장을 억제하고, 전도성 패턴에 선택적으로 전이금속 접합부를 형성하는 방식입니다. 불필요한 산화물 표면 증착을 줄여 저온 기판 결합용 금속 범프 형성을 지원합니다.
DMADMS 노출 전 친수성 SiO2의 물 접촉각은 50.9°였으며, 5초 노출 후 79.3°로 증가했고 5초 이내 포화가 관찰됐습니다. 접촉각 분석, KPFM, XPS 및 표면 형상 분석을 통해 억제제 처리와 선택적 ALD 특성을 확인했습니다.
종래 저온 Cu to Cu 결합은 구리 산화와 Kirkendall void, electromigration, 상분리로 인한 계면 결함 가능성이 제기됐습니다. 본 기술은 SiO2에는 억제제를 흡착시키고 전도성 패턴에만 Ru·Pt 등의 전이금속을 ALD로 형성한 후 대응 위치를 결합하는 점에서 차별화됩니다.
상용화까지 남은 부분
실제 패키지 구조에서의 결합 강도와 접합 계면의 전기적 특성 검증
장기 열사이클, electromigration 및 Kirkendall void 관점의 신뢰성·수명 평가
대면적 기판 공정의 선택 증착 재현성, 정렬 정밀도 및 실셀 적용성 검증
기술 이전 형태·도입 과정
도입은 이렇게 진행됩니다.
검토 미팅
귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.
PoC 공동 검증
연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.
라이센싱 계약
PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.
기술지도·후속
도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.
특허 정보
선택적 증착법을 이용한 적층가능한 기판의 결합방법
10-2019-0084617 (2019.07.12)
1020210007713 (2021.01.20)
1022635080000 (2021.06.04)
김우희, 유봉영, 박태주, 김대현
한양대학교 에리카산학협력단