특허 개요
본 특허는 입력 신호를 누적한 뒤 기준을 넘으면 스파이크를 출력하는 축적 및 발화 뉴런회로를 단일 게이트 피드백 전계효과 전자소자(FBFET)와 3개 MOSFET으로 구현하는 기술입니다. 시냅스 입력 전류가 커패시터 Cmem에 축적되어 Vmem을 높이고, 임계값에 도달하면 FBFET 채널의 포지티브 피드백 루프가 포텐셜 베리어를 낮춰 급격한 스파이크를 생성합니다. 이후 M2의 리셋 전류와 M3의 방전 전류가 스파이크 전압과 Vmem을 초기화하며, M1은 FBFET와의 전압 분할로 스파이크 전압을 결정하고 저항으로 대체될 수 있습니다.
- 핵심 기능
시냅스 입력 전류를 Cmem에 충전해 Vmem을 누적하고, Vmem이 임계값을 넘으면 단일 게이트 FBFET의 포지티브 피드백 스위칭으로 스파이크 전압 또는 전류를 출력합니다. 스파이크 발생 후 M2가 리셋 전류를 유도하고 M3가 Cmem을 방전하여 Vspike와 Vmem을 리셋하며, VWL1·VWL2 및 입력 펄스 조건으로 발화 특성을 조절합니다.
- 차별 강점
기존 CMOS 뉴런회로는 축적·임계 트리거링·스파이크 생성·리셋을 위해 다수 트랜지스터와 높은 전력을 요구하는 한계가 있었습니다. 본 특허는 FBFET의 급격한 포지티브 피드백 스위칭과 3개 트랜지스터의 리셋 연결을 결합해 4개 트랜지스터 구성으로 축적·발화·리셋 기능을 구현한 점이 차별점입니다.
- 활용 범위
기술·연구 측면에서는 하드웨어 기반 스파이킹 뉴럴 네트워크, VLSI 뉴로모픽 집적회로, 저전력 인공지능 연산, 복잡한 패턴 인식·분류 및 신경 미세 칩 분야에 활용 가능하며, 소자 특성 및 회로 동작 검증에 적용할 수 있습니다. 사업 측면에서는 저전력 엣지 AI 반도체, 뉴로모픽 프로세서, 팹리스 회로 IP, 파운드리 호환 신경망 가속기 개발로 확장할 수 있습니다.
연구 개발 단계
단일 게이트 FBFET, 3개 MOSFET 및 Cmem으로 구성한 뉴런회로를 대상으로 시뮬레이션 기반 축적·발화 동작을 검증했습니다. 입력 전류 펄스, 워드라인 전압 및 커패시터 조건에 따른 임계값·발화 주파수 제어를 제시했으나, 실제 CMOS 제조 소자와 집적 회로에서의 실측 검증은 남아 있습니다.
- 회로 구성: 단일 게이트 FBFET, 3개 MOSFET 및 Cmem 기반 뉴런회로
- 비교 기준: Conductance 기반·Hindmarsh-Rose·Izhikevich CMOS 기반 및 이전 단일 게이트 FBFET 뉴런회로
- 입력·구동 조건: Isynaptic=10 μA, 펄스 폭 1 μs, 주기 10 μs, VWL1=260～280 mV, VWL2=450 mV, Cmem=30 pF
현재 성과
4개 트랜지스터 구성으로 축적·발화 및 리셋 동작을 구현하면서 7 μW 전력소모를 제시했습니다. 입력 전류를 Cmem에 누적하고 임계값에서 스파이크를 출력한 뒤 자동 리셋하는 뉴런 동작을 대상으로 한 결과입니다.
초기화 후 10 μA 입력 전류 펄스를 10 μs 주기로 1 μs 동안 인가하는 시뮬레이션에서 펄스마다 Vmem이 0.3 V 증가했습니다. 5회 입력 펄스 후 임계값을 초과하여 0.0 V～0.6 V 출력 스파이크 펄스가 생성되는 동작을 확인했습니다.
기존 Izhikevich CMOS 기반 뉴런회로는 14개 트랜지스터와 40 μW가 필요하다고 기재되어 있으며, 기존 회로는 장치 유형별로 20개 이상 트랜지스터를 필요로 하는 한계가 제시됩니다. 본 기술은 단일 게이트 FBFET의 포지티브 피드백 스위칭과 3개 MOSFET의 리셋 기능을 결합해 회로 구성을 단순화한 점이 차별성입니다.
상용화까지 남은 부분
실제 CMOS 공정 기반 FBFET 및 뉴런회로 제조 후 시뮬레이션 결과와의 일치성 검증
대면적 집적 환경에서의 소자 편차, 회로 재현성 및 공정 변동 내성 검증
실측 전력소모·발화 속도·장기 신뢰성과 시스템 수준 스파이킹 뉴럴 네트워크 동작 실증
기술 이전 형태·도입 과정
도입은 이렇게 진행됩니다.
검토 미팅
귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.
PoC 공동 검증
연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.
라이센싱 계약
PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.
기술지도·후속
도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.
특허 정보
단일 게이트의 피드백 전계효과 전자소자를 이용하는 축적 및 발화 뉴런회로
10-2019-0103264 (2019.08.22)
1020210023277 (2021.03.04)
1024996910000 (2023.02.09)
김상식, 조경아, 우솔아, 임두혁, 조진선, 박영수
고려대학교 산학협력단
고려대학교 산학협력단