특허 개요
본 특허는 실리콘 소자 하나와 저항으로 신경세포의 발화 신호를 만드는 스파이크 펄스 발생 회로입니다. n형 제1 채널의 포텐셜 우물(potential well)에 전하가 축적되면 양성 피드백 루프가 포텐셜 배리어를 낮춰 래치업과 스파이크 출력을 유도하고, 이후 내부저항에 따른 전압 감소의 음성 피드백 루프가 래치다운과 리셋을 수행합니다. 입력 전압 및 저항 구성에 따라 주기적 스파이크의 링 오실레이터 동작과 비주기적 스파이크의 뉴런 모방 동작을 선택적으로 구현합니다.
- 핵심 기능
입력 전압이 인가되면 제1 채널의 포텐셜 우물에 전하가 축적되고, 임계 조건에서 양성 피드백에 의해 저저항 상태로 전환되며 스파이크 펄스가 출력됩니다. 발화 후에는 저항에 따른 전압 분배와 음성 피드백으로 고저항 상태로 복귀해 리셋되며, 이 과정을 반복해 누설 축적 발화 동작을 구현합니다.
- 차별 강점
기존 CMOS 뉴로모픽 회로는 다수 소자에 따른 회로 복잡성이, CMOS 링 오실레이터는 다수 트랜지스터 사용에 따른 집적도 제약이 과제로 제시됩니다. 본 특허는 단일 실리콘 소자의 포텐셜 우물·배리어와 양성·음성 피드백을 결합해 발화와 자동 리셋을 수행함으로써, 하나의 회로에서 뉴런 모방 및 링 오실레이터 동작을 구현하는 점에 차별성이 있습니다.
- 활용 범위
기술·연구 측면에서는 뉴로모픽 컴퓨팅, 스파이킹 뉴럴 네트워크 하드웨어, 신경망 모방 집적회로, 링 오실레이터 및 클럭 신호 발생 분야에 활용 가능합니다. 사업 측면에서는 저전력 엣지 AI 반도체, CMOS 기반 뉴로모픽 회로 IP, 센서 인접 신호처리 및 발진 회로 설계로 확장할 수 있습니다.
연구 개발 단계
단일 실리콘 소자와 R1·R2로 구성된 회로를 실온에서 측정해 입력 전압에 따른 발화, 스파이크 생성·리셋 및 발진 특성을 확인했습니다. 단일 소자 회로 수준의 특성은 확인됐으나, 대면적 CMOS 집적, 공정 재현성, 장기 신뢰성 및 신경망 시스템 수준 성능은 추가 검증이 필요합니다.
- 시료: 단일 실리콘 소자와 R1·R2로 구성된 스파이크 펄스 발생 회로
- 측정 조건: 실온에서 입력 전압 0V～3V 스윕 및 2.3V～3.2V 인가
- 측정 방식: 오실로스코프를 이용한 전기적 스파이크 응답 및 발진 특성 측정
현재 성과
입력 전압을 2.3V에서 3.1V로 증가시키며 평균 스파이크 발사속도를 조절했습니다. 입력 전압 증가에 따라 인터 스파이크 간격은 감소하고, 스파이크 생성·리셋 빈도는 증가하는 경향이 확인됐습니다.
단일 실리콘 소자와 R1·R2 회로를 실온에서 측정하고, 입력 전압 0V～3V 스윕 및 2.3V～3.2V 조건의 스파이크 응답을 확인했습니다. 드레인 전압이 약 2.3V 이상일 때 양성 피드백 루프가 형성돼 발화 이벤트와 스파이크 펄스가 발생했습니다.
양성 피드백은 저저항 상태 래치업과 스파이크 생성을, 음성 피드백은 고저항 상태 래치다운과 리셋을 담당합니다. 이 피드백 구조를 단일 실리콘 소자와 저항에 적용해 일정 입력에서는 주기적 발진을, 반복 변경 입력에서는 비주기적 뉴런 모방 스파이크를 구현한 점이 차별성입니다.
상용화까지 남은 부분
실제 CMOS 공정 기반 대면적 집적 환경에서의 소자·회로 동작 실증
웨이퍼 및 공정 조건 변화에 대한 소자 특성 재현성과 회로 편차 검증
장기 신뢰성 및 스파이킹 뉴럴 네트워크 시스템 수준의 연산 성능 검증
기술 이전 형태·도입 과정
도입은 이렇게 진행됩니다.
검토 미팅
귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.
PoC 공동 검증
연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.
라이센싱 계약
PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.
기술지도·후속
도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.
특허 정보
단일 실리콘 소자를 이용한 스파이크 펄스 발생 회로
10-2020-0081116 (2020.07.01)
1023216760000 (2021.10.29)
김상식, 조경아, 임두혁
고려대학교 산학협력단
고려대학교 산학협력단