3차원 적층형 비휘발성 메모리 소자

TRL 4
2025 출원, 등록 심사 중

이 특허는 데이터를 읽는 트랜지스터와 쓰는 트랜지스터를 위아래로 쌓고, 전기가 꺼져도 상태를 유지하는 강유전체로 데이터를 저장하는 메모리 소자입니다. 커패시터 없이도 누설전류를 줄이고 데이터를 오래 보관하며, 작은 면적에 많은 셀을 배치해 저전력 고집적 메모리 구현을 목표로 하는 특허입니다.

특허 개요

본 특허는 읽기 소자와 쓰기 소자를 수직으로 쌓아 데이터를 저장하는 3차원 적층형 2T0C FeDRAM 비휘발성 메모리입니다. 하부의 리세스 채널(read recessed-channel) 구조 읽기 트랜지스터에는 산화물 반도체 채널과 Hf 기반 강유전성 절연층을 적용하고, 상부 쓰기 트랜지스터가 강유전체의 분극 상태를 설정합니다. 읽기 시에는 쓰기 트랜지스터를 오프 상태로 두고 읽기 비트라인 전류를 판독하며, 스토리지 노드 전위를 0V로 유지해 누설전류를 억제하도록 구성됩니다.

  • 핵심 기능

쓰기 동작에서는 쓰기 워드라인과 쓰기 비트라인을 통해 읽기 트랜지스터의 강유전성 절연층에 분극 상태를 형성합니다. 읽기 동작에서는 쓰기 트랜지스터를 음전압으로 오프하고 읽기 비트라인 전류를 판독해 분극 상태를 확인하며, 스토리지 노드 전위를 0V로 유지합니다.

  • 차별 강점

기존 2T0C 메모리는 배선과 셀 구조의 수직 적층이 어렵고, 스토리지 노드의 누설전류로 데이터 보유시간이 제한될 수 있습니다. 본 특허는 리세스 채널형 산화물 반도체 읽기 트랜지스터와 강유전성 절연층, 상부 쓰기 트랜지스터를 결합해 수직 집적과 비파괴 판독 및 스토리지 노드 누설 억제를 함께 구현하는 점에서 차별화됩니다.

  • 활용 범위

기술·연구 측면에서는 3차원 비휘발성 메모리, 강유전체 메모리, 산화물 반도체 소자, 멀티비트 메모리 및 인메모리 컴퓨팅 분야에 활용 가능하며, 고집적 메모리 어레이 연구로 확장할 수 있습니다. 사업 측면에서는 차세대 HBM 메모리, HBM-PIM, AI 가속기용 메모리, 저전력 고집적 메모리 모듈 및 데이터센터용 메모리 솔루션으로 확장할 수 있습니다.

연구 개발 단계

TRL 1
기초 원리
TRL 2
개념 정립
TRL 3
개념 검증
TRL 4
실험실 검증
TRL 5
유사 환경
TRL 6
시제품
TRL 7
실증
TRL 8
인증완료
TRL 9
사업화
TRL4소자 구조와 구동 조건을 바탕으로 데이터 보유, 멀티레벨 저장 및 누설전류 억제 가능성을 실험적으로 확인한 단계입니다.
현재 검증 내용

VSN = 0V로 구동되는 강유전체 분극 기반 2T0C FeDRAM을 대상으로 데이터 보유시간, 멀티레벨 상태 구분, 누설전류 억제 및 비파괴 판독 특성을 확인했습니다. 대면적·고집적 메모리 어레이에서의 공정 재현성, 소자 간 균일성, 장기 신뢰성과 실제 HBM-PIM 시스템 수준의 성능은 아직 검증이 필요합니다.

검증 환경

- 검증 소자: VSN = 0V로 구동되는 강유전체 분극 기반 2T0C FeDRAM
- 비교 구조: CONV 1T1C, Si 2T DRAM, AOS 2T DRAM

- 구동 조건: 프로그램 WWL = 2V, WBL = 6.1V~7.9V; 읽기 WWL = -2V, WBL = 0V, RBL = 1V, RWL = 0V

현재 성과

성능·효과
데이터 보유시간2000초 이상

스토리지 노드 전위를 0V로 유지하는 2T0C FeDRAM 조건에서 2000초 이상의 데이터 보유시간을 실험적으로 확인했습니다. 강유전체 분극을 저장 매체로 사용하고 스토리지 노드의 전하 손실 영향을 줄여 데이터 보유시간 증대를 목표로 합니다.

검증·신뢰
분극 기반 멀티레벨 저장 검증19개 상태

강유전체 분극 기반 저장 구조에서 읽기 비트라인 전류를 이용해 상태를 판독하는 방식이 제시됐습니다. 19개 상태에서 각 상태 간 구분이 명확하게 유지될 수 있어 정밀한 멀티비트 동작 가능성을 확인했습니다.

차별성·독창성
3차원 수직 2T0C-FeDRAM 구조4F2

기존 2T0C 메모리는 배선과 셀의 수직 방향 단절로 인해 3차원 적층과 제조 공정 확장에 제약이 있었습니다. 본 특허는 상하부 트랜지스터 적층, 리세스 채널 및 강유전성 절연층을 결합해 3차원 수직 2T0C-FeDRAM 구조로 고집적화를 지향합니다.

상용화까지 남은 부분

1

대면적·고집적 메모리 어레이에서의 공정 재현성 검증

2

메모리 셀 간 특성 편차를 줄이기 위한 소자 균일성 확보

3

장기 신뢰성과 실제 HBM-PIM 시스템 수준의 성능 검증

기술 이전 형태·도입 과정

기술양도
전용실시권
통상실시권
공동 과제 수행
기술지도·자문

도입은 이렇게 진행됩니다.

1

검토 미팅

귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.

2

PoC 공동 검증

연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.

3

라이센싱 계약

PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.

4

기술지도·후속

도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.

특허 정보

발명의 명칭(KR)

3차원 적층형 비휘발성 메모리 소자

발명의 명칭(EN)

3-DIMENSIONAL STACKED NON-VOLATILE RANDOM ACCESS MEMORY DEVICE

출원번호

10-2025-0064080 (2025.05.16)

공개번호

1020250165234 (2025.11.25)

등록번호

미등록 (심사 중)

발명자

김영현, 노태현, 진사민

출원인

한양대학교 에리카산학협력단

문의

담당자김예린
이메일yl.kim@rndcircle.io
연락처010-2597-6850