임계 스위칭 소자를 구비하는 2차원 반도체 소자

TRL 4
2025 등록

이 특허는 원자층 수준으로 얇은 2차원 반도체 트랜지스터의 게이트에 전압을 일정 기준에서만 통과시키는 임계 스위칭 소자를 연결해, 불필요한 전류가 흐르는 것을 줄이는 기술입니다. 전극 재료의 조합으로 스위칭이 시작되는 전압을 조절해 더 급격하고 안정적인 온·오프 전환을 구현함으로써 저전력 차세대 반도체 소자에 활용할 수 있는 특허입니다.

특허 개요

본 특허는 2차원 반도체 채널 트랜지스터의 게이트에 임계 스위칭 소자를 결합해 전류가 켜지는 전압과 오프 전류를 제어하는 2차원 반도체 소자입니다. 임계 스위칭 소자는 불활성 제1 전극, 유전층, 금속 이온을 공급하는 활성 제2 전극으로 구성되며, 설정 전압 이상에서 유전층 내 금속 필라멘트가 형성되어 고저항 상태에서 저저항 상태로 전환됩니다. 제1·제2 전극의 일함수 차이와 금속 이온 이동 방향을 설계 변수로 활용해 설정 전압과 트랜지스터 문턱 전압을 조절합니다.

  • 핵심 기능

게이트 전압이 설정 전압보다 낮을 때는 임계 스위칭 소자가 고저항 상태를 유지해 게이트 전압 전달과 오프 전류 발생을 억제합니다. 설정 전압 이상에서는 유전층 내 금속 필라멘트가 형성되어 저저항 상태로 전환되고, 2차원 반도체 트랜지스터의 스위칭을 유도하며 전극 일함수 조합에 따라 문턱 전압을 조절합니다.

  • 차별 강점

기존 2차원 FET는 넓은 게이트 스윕 범위와 상대적으로 큰 서브스레숄드 스윙 문제가 있었고, 종래 임계 스위칭 소자의 설정 전압 조절은 열 인가 또는 유전층 두께 변경에 의존했습니다. 본 특허는 활성 전극의 금속 이온 공급과 전극 간 일함수 관계를 이용해 미세화 조건에서도 설정 전압, 문턱 전압 및 급격한 경사 구간의 오프 전류를 조절하는 구조를 제안합니다.

  • 활용 범위

기술·연구 측면에서는 저전력 2차원 반도체 트랜지스터, 급격한 스위칭 특성 기반 FET, 전이금속 다이칼코겐 채널 소자, 메모리·로직 융합 소자 연구에 활용 가능하며, 전극·유전층 계면 설계와 소자 공정 최적화로 확장할 수 있습니다. 사업 측면에서는 차세대 고성능 논리 반도체, 디스플레이 백플레인용 구동 소자, 저전력 메모리 및 집적 반도체 부품 개발로 확장할 수 있습니다.

연구 개발 단계

TRL 1
기초 원리
TRL 2
개념 정립
TRL 3
개념 검증
TRL 4
실험실 검증
TRL 5
유사 환경
TRL 6
시제품
TRL 7
실증
TRL 8
인증완료
TRL 9
사업화
TRL4MoS2 채널 트랜지스터와 전극·유전층 조합을 적용한 비교예 및 실험예의 전기적 특성으로 작동 원리가 검증된 단계입니다.
현재 검증 내용

MoS2 2차원 반도체 트랜지스터에 제1 전극·HfO2 유전층·Ag 제2 전극으로 구성한 임계 스위칭 소자를 결합하고, 제1 전극 재료별 전기적 특성을 비교 평가했습니다. 임계 스위칭 소자 미구비 트랜지스터와의 비교를 통해 스위칭 경사와 오프 전류 제어 경향을 확인했으나, 대면적 공정과 장기 구동 신뢰성은 추가 검증이 필요합니다.

검증 환경

- 시료 구성: MoS2 2차원 반도체 트랜지스터와 제1 전극·HfO2 유전층·Ag 제2 전극 기반 임계 스위칭 소자
- 비교 소자: 임계 스위칭 소자 미구비 MoS2 2차원 반도체 트랜지스터

- 평가 조건: SiO2 90nm, MoS2 19.7nm, HfO2 30nm, 제1 전극 Pt·Au·W·Ti, 제2 전극 Ag 30nm

현재 성과

성능·효과
서브스레숄드 스윙 및 오프 전류 제어60mV/dev 이하, 특히 40mV/dev 이하

임계 스위칭 소자를 결합한 소자에서 서브스레숄드 스윙이 60mV/dev 이하, 특히 40mV/dev 이하로 확인되었습니다. 설정 전압 이하에서는 게이트 전압 전달을 차단해 급격한 경사 구간의 오프 전류 발생을 억제하는 구조입니다.

검증·신뢰
전극 재료별 전기적 특성 비교Pt 0.27V, Au 0.58V, W 1.02V, Ti 1.29V

MoS2 채널과 HfO2 유전층, Ag 제2 전극을 적용하고 Pt·Au·W·Ti 제1 전극에 따른 설정 전압을 비교 평가했습니다. 임계 스위칭 소자 미구비 트랜지스터는 140mV/dev 이상의 서브스레숄드 스윙을 보여, 소자 결합 구조와 비교했습니다.

차별성·독창성
일함수 기반 설정 전압·문턱 전압 조절 구조일함수 차이 0.45eV 이하

종래의 열 인가나 유전층 두께 변경 방식과 달리, 불활성 제1 전극과 금속 이온 공급 제2 전극의 일함수 관계를 설정 전압 조절 변수로 사용합니다. 전극 일함수와 금속 이온 이동 방향 및 내부 전기장의 관계를 통해 문턱 전압과 오프 전류를 설계하는 점이 핵심 차별성입니다.

상용화까지 남은 부분

1

대면적 2차원 반도체 채널 형성 및 임계 스위칭 소자 공정의 균일성 검증

2

웨이퍼 내·소자 간 설정 전압, 문턱 전압 및 오프 전류의 재현성 확보

3

장기 반복 구동 수명, 집적회로 수준 열 특성·신뢰성 및 실사용 환경 성능 검증

기술 이전 형태·도입 과정

기술양도
전용실시권
통상실시권
공동 과제 수행
기술지도·자문

도입은 이렇게 진행됩니다.

1

검토 미팅

귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.

2

PoC 공동 검증

연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.

3

라이센싱 계약

PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.

4

기술지도·후속

도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.

특허 정보

발명의 명칭(KR)

임계 스위칭 소자를 구비하는 2차원 반도체 소자

출원번호

10-2022-0122454 (2022.09.27)

공개번호

1020240043404 (2024.04.03)

등록번호

1028174600000 (2025.06.02)

발명자

유현용, 황성현

권리자

고려대학교산학협력단

출원인

고려대학교 산학협력단

문의

담당자이준구
이메일jg.lee@rndcircle.io
연락처010-8978-6417