2차원 반도체 트랜지스터, 이를 구비하는 2차원 반도체 소자 및 이의 제조 방법

TRL 4
2025 등록

서로 다른 성질의 초박막 반도체 두 장을 겹쳐 전류가 변하는 위치를 조절하고, 이를 이용해 한 소자에서 여러 논리 상태를 만들 수 있게 한 트랜지스터 기술입니다. 한쪽 반도체층만 약하게 도핑해 스위칭 특성을 제어하고 도핑 유무가 다른 소자를 함께 연결함으로써 4진수 논리 회로 구현을 목표로 하는 특허입니다.

특허 개요

본 특허는 두 종류의 초박막 반도체를 겹쳐 만든 2차원 반도체 이종접합 트랜지스터로, 도핑 조건을 달리해 여러 논리 상태를 구현하기 위한 기술입니다. n형 제1 반도체층과 p형 제2 반도체층을 중첩한 지그재그 밴드 갭(staggered band gap) 이종접합 채널에 소스·드레인 전극을 연결하고, 두 층 가운데 하나에만 같은 도전형 불순물을 저농도로 선택 도핑합니다. 이 구조는 안티-앰비폴라 트랜지스터(AAT)의 NDT 피크 위치를 조절하며, 도핑 AAT와 무도핑 AAT를 병렬 연결해 서로 다른 피크 특성을 갖는 소자를 구성합니다.

  • 핵심 기능

게이트 전압에 따라 n형·p형 2차원 반도체 이종접합 채널의 전류 특성이 변하고, 한쪽 반도체층의 저농도 도핑이 I-V 커브와 NDT 피크 위치를 조절합니다. 도핑된 AAT와 무도핑 AAT를 병렬 연결한 뒤 전계효과 트랜지스터와 직렬 연결해 입력 전압에 따른 다단 출력 전압을 형성합니다.

  • 차별 강점

기존 다치 로직 구현에는 서로 다른 NDT 피크를 제어할 수 있는 AAT 소자가 필요했습니다. 본 기술은 중첩된 n형·p형 2차원 반도체층 중 하나만 선택 도핑해 피크 위치를 조절하고, 도핑 소자와 무도핑 소자를 병렬로 결합해 서로 다른 피크를 확보하는 점에서 차별화됩니다.

  • 활용 범위

기술·연구 측면에서는 2차원 반도체 이종접합, 안티-앰비폴라 트랜지스터, 다치 로직 인버터, 저차원 반도체 기반 집적회로 분야에 활용 가능하며, 채널 소재·도핑·소자 구조 최적화 연구로 확장할 수 있습니다. 사업 측면에서는 차세대 로직 반도체, 디스플레이 백플레인 구동 소자, 다치 논리 회로, 고집적 반도체 소자 개발 분야로 확장할 수 있습니다.

연구 개발 단계

TRL 1
기초 원리
TRL 2
개념 정립
TRL 3
개념 검증
TRL 4
실험실 검증
TRL 5
유사 환경
TRL 6
시제품
TRL 7
실증
TRL 8
인증완료
TRL 9
사업화
TRL4소자 구조와 선택 도핑 제조 방법, 병렬 AAT 기반 4진수 논리 회로의 동작 특성이 제시된 단계입니다.
현재 검증 내용

n형·p형 2차원 반도체층의 이종접합에서 한 층을 저농도 도핑할 때 I-V 커브와 NDT 피크가 이동할 수 있는 동작 원리가 제시되었습니다. 도핑 AAT와 무도핑 AAT를 병렬 연결한 소자 및 이를 전계효과 트랜지스터와 결합한 4진수 인버터의 동작 특성이 제시되었으나, 대면적 공정과 실집적 회로 수준의 검증은 명시되지 않았습니다.

검증 환경

- 소자 구조: n형 제1 반도체층과 p형 제2 반도체층을 중첩한 지그재그 밴드 갭 이종접합 AAT
- 도핑 조건: 제1 또는 제2 반도체층 중 하나에 같은 도전형 불순물 저농도 선택 도핑

- 비교 구성: 한 층을 도핑한 AAT와 양 층이 무도핑인 AAT의 병렬 연결

현재 성과

성능·효과
도핑에 따른 NDT 피크 위치 제어

p형 제2 반도체층을 저농도 도핑하면 도핑 농도 증가에 따라 I-V 커브와 NDT 피크가 우측으로 이동할 수 있고, n형 제1 반도체층 도핑 시에는 좌측 이동이 제시됩니다. 이를 통해 AAT의 전기적 전달 특성을 도핑 조건으로 조절하는 것을 목표로 합니다.

검증·신뢰
병렬 AAT 및 4진수 인버터 동작 특성 제시

도핑 AAT와 무도핑 AAT를 병렬 연결해 서로 다른 두 NDT 피크를 갖는 구성을 제시했습니다. 이 소자를 전계효과 트랜지스터와 직렬 연결한 회로에서는 입력 전압에 따라 출력 전압이 4단계로 변화하는 4진수 인버터 동작과 특정 입력 전압에서의 출력 안정화 특성이 제시되었습니다.

차별성·독창성
선택 도핑과 도핑·무도핑 AAT 병렬 결합

서로 중첩된 n형·p형 2차원 반도체 이종접합층 가운데 하나만 저농도 도핑해 NDT 피크를 조절합니다. 도핑된 AAT와 무도핑 AAT를 병렬 결합해 서로 다른 피크를 구현하고 다치 논리 회로에 적용하는 구조가 핵심 차별점입니다.

상용화까지 남은 부분

1

대면적 2차원 반도체 형성 및 선택 도핑 공정의 균일성 검증

2

실집적 회로 환경에서의 다치 논리 동작 및 회로 연동 검증

3

장기 신뢰성, 수명 및 반복 구동 안정성 검증

기술 이전 형태·도입 과정

기술양도
전용실시권
통상실시권
공동 과제 수행
기술지도·자문

도입은 이렇게 진행됩니다.

1

검토 미팅

귀사 상황·데이터 구조 기준으로 적합성을 논의합니다. 자료 검토만으로 끝나도 됩니다.

2

PoC 공동 검증

연구팀 동행 하에 귀사 데이터 기준 재학습·성능을 확인합니다.

3

라이센싱 계약

PoC 결과를 기반으로 희망 형태(실시권·공동연구 등)를 협의합니다.

4

기술지도·후속

도입 초기 기술지도, 필요 시 후속 공동연구·정부과제 연계까지 진행합니다.

특허 정보

발명의 명칭(KR)

2차원 반도체 트랜지스터, 이를 구비하는 2차원 반도체 소자 및 이의 제조 방법

출원번호

10-2022-0122493 (2022.09.27)

공개번호

1020240043422 (2024.04.03)

등록번호

1027784650000 (2025.03.04)

발명자

유현용, 한규현

권리자

고려대학교산학협력단

출원인

고려대학교 산학협력단

문의

담당자이준구
이메일jg.lee@rndcircle.io
연락처010-8978-6417