3D NAND 멀티레벨 신뢰성 및 저잡음 센싱 회로

3D NAND Multilevel Reliability and Low-Noise Sensing Circuits

연구 내용

양자점 전하 저장층, blocking layer, trap-cut 및 air-gap 셀 구조를 기반으로 멀티레벨 3D NAND의 열화와 센싱 잡음을 저감하는 연구

3D NAND 플래시는 멀티레벨화가 진행될수록 수평 전하 손실과 셀간 간섭이 커져 프로그램/지우기 동작과 데이터 보존성에 영향을 줍니다. 이를 완화하기 위해 전하 저장층 소재와 blocking layer를 발굴하고, 트랩 밀도와 전하 손실 메커니즘을 분석하여 소자 구조를 최적화합니다. trap-cut 기반 셀 트랜지스터와 air-gap 기반 셀 트랜지스터를 통해 고신뢰성 전하 저장을 구현하고, 자가 줄 발열 관점에서 endurance 열화 요소를 함께 다룹니다. 또한 Narrow Vth 산포와 low frequency noise, RTN 성분을 고려한 low noise·high resolution 센싱 회로를 제안하여 SPICE 수준 정량 검증과 칩 실물 검증을 수행합니다.

관련 프로젝트

4건

연구 흐름

2022년부터 멀티레벨 3D NAND에서 disturb와 전하 손실, 센싱 잡음이 데이터 보존성과 동작 안정성에 미치는 연계를 분석하는 연구를 진행했습니다. 이후 양자점 전하 저장층 및 blocking layer 소재 발굴로 전하 저장 특성을 강화하고, trap-cut과 air-gap 셀 트랜지스터 구조로 셀 간섭과 트랩 영향을 저감하는 방향으로 확장했습니다. 동시에 Fowler-Nordheim 터널링 기반 시뮬레이션과 회로 관점 power/ground noise 및 PSRR 개선 구조로 센싱 성능을 구체화했습니다. 2025년에는 온도 범위 보상을 위한 32레벨 솔루션을 알고리즘-설계-시스템 통합까지 연결하는 흐름을 강화했습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

수평 전하 손실 억제
셀간 간섭 완화
온도 범위 보상 알고리즘
멀티레벨 프로그램/지우기 안정화
Narrow Vth 산포 대응
RTN 포함 저잡음 센싱
Fowler-Nordheim 기반 신뢰성 모델링
blocking layer 기반 disturb 개선
trap-cut 셀 구조 최적화
endurance 열화 요인 제어