기본 정보
연구 분야
프로젝트
논문
구성원
article|
·
인용수 0
·2015
Approaches and Challenges for 3D IC Packaging
Charles Woychik, Sang-Il Lee, Guilian Gao, Liang Wang, Hong Shen, Akash Agrawal, Mohamed Elassar, Scott McGrath, Sitaram Arkalgud
Wafer-Level Packaging Symposium
초록

최근 제품 발표들은 시장에서 고용량 TSV 기반 제품의 출현을 부각하고 있다. 주요 산업 기업들은 DDR4 3D 적층 DIMM, 고대역폭 메모리(high bandwidth memory, HBM), 그리고 2.5D Si-인터포저를 사용하는 고성능 그래픽 프로세서 등 TSV 기술을 활용한 제품들을 출시하였다. 이러한 접근은 상당한 성능뿐 아니라 전력 및 집적도 이점을 제공하지만, 패키징 비용은 여전히 높으며 추가적인 절감이 필요하다. 본 논문은 2.5D 테스트 차량의 조립에 관한 상세 연구와 데이터를 제시한다. 사용된 테스트 차량은 두 개의 10mm × 12mm 마이크로 범프(die)로 구성되었으며, 솔더로 캡핑된 Cu-필러(pillars)를 60um 피치로 형성하였다. 이는 두께 100um의 19mm × 27mm Si-인터포저에, 치수가 10um × 100um인 TSV를 갖춘 상태로 부착하였다. 이후 이 Si-어셈블리는 표준 빌드업 기판(standard buildup substrate)에 부착되었다. 얇은 다이를 인터포저에 열 압축 본딩(thermal compression bonding)하는 과정에서의 어려움과, Si-어셈블리를 인터포저에 플립칩 접합(flip chip attach) 리플로우(reflow)한 이후가 마이크로 범프 다이 인터커넥트의 무결성에 미치는 영향에 대해 논의한다. 최적화된 본딩 조건을 달성한 후 시료를 제작하고 MSL L3 사전조건화(preconditioning) 및 열충격 시험(thermal shock testing, TST)을 수행하였다. 조립상의 어려움과 그에 따른 신뢰성 시험 결과는 본 논문에서 논의될 것이다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.

키워드
InterposerFlip chipThermal copper pillar bumpBall grid arrayReliability (semiconductor)Die (integrated circuit)ChipChip-scale packageIntegrated circuit packagingSoldering
타입
article
IF / 인용수
- / 0
게재 연도
2015

주식회사 디써클

대표 장재우,이윤구서울특별시 강남구 역삼로 169, 명우빌딩 2층 (TIPS타운 S2)대표 전화 0507-1312-6417이메일 info@rndcircle.io사업자등록번호 458-87-03380호스팅제공자 구글 클라우드 플랫폼(GCP)

© 2026 RnDcircle. All Rights Reserved.