One-shot font generation via local style self-supervision using Region-Aware Contrastive Loss
Jeong-Sik Lee, Hyun‐Chul Choi
IF 6.1
Journal of King Saud University - Computer and Information Sciences
Compositional scripts like Hangeul (Korean characters) and Chinese characters involve numerous characters, making manual font design labor-intensive and cost-ineffective work. Although many few-shot font generation methods have been introduced, they have at least one of the limitations, i.e., lacking local styles of font, additional component labeling, and high complexity in network structure and training. To solve these limitations, given our observation that font style can be perceived at a patch-level rather than a component-level, we propose Region-Aware Contrastive loss (RAC-loss) so that the generator can capture the local style by self-supervision. The proposed loss maximizes the style information between patches of the generated image and the style reference image. And we introduce an attention mechanism to the patch-level contrastive loss to handle multiple patch correspondences. This attention learns style similarity between two glyph images, which serves as a patch-correspondence map. RAC-loss gives more fine-grained feedback to the generator than component-level loss, allowing it to incorporate local styles, even in a straightforward structure like a visual geometry group network (VGGNet). This results in a fast inference latency (3.02ms), and the proposed method achieved 43.18 mean Fréchet Inception Distance (mFID) on the test dataset, a notable decrease of 5.42 compared to the previous method.
Accurate Prediction and Reliable Parameter Optimization of Neural Network for Semiconductor Process Monitoring and Technology Development
Hyeok Yun, Chang-Hyeon An, Hyundong Jang, Kyeongrae Cho, Jeong-Sik Lee, Seungjoon Eom, Choong‐Ki Kim, Min‐Soo Yoo, Hyun‐Chul Choi, Rock‐Hyun Baek
IF 6.1
Advanced Intelligent Systems
Herein, novel neural network (NN) methods that improve prediction accuracy and reduce output variance of the optimized input in the gradient method for cross‐sectional data are proposed, and the variability evaluation approach of optimized inputs in the semiconductor process is suggested. Specifically, electrical parameter measurements (EPMs) and power‐delay product of industrial high‐ k metal gate DRAM peripheral 29‐stage ring oscillator circuits, including NMOS, PMOS, and interconnects, are focused on. The proposed methods find an optimized input to achieve a lower NN output variance in the gradient descent than one multilayer perceptron (MLP) and mean ensemble of MLPs even when considering the variabilities of the devices and interconnects. The local optima problem of one MLP is resolved by utilizing multiple MLPs trained with different train/validation data, their trimmed mean, and an additional learnable layer. Moreover, adding the learnable layer secures versatility for various parametric datasets. The methods improve the prediction accuracy ( R 2 ) by 5.6–15.6% in sparse data space compared to one MLP and the mean ensemble, decrease the NN output variance of the optimized input by 73.0–81.6% compared to one MLP and the mean ensemble, and are successfully verified by implementing it on EPMs of 3977 test patterns of 314 wafers and 16 lots.
차세대 반도체 소자 성능 목표치를 실시간으로 구현 가능한 AI 기반 통합 TDA 플랫폼 기술
통합 TDA 플랫폼의 고도화: GAA NSFET의 noise 및 self-heating 특성 예측을 통한 TDA 플랫폼의 적용 분야 확대 및 정확성/신속성 고도화o TDA 플랫폼의 추정치와 TCAD 결과의 교차검증을 통한 플랫폼의 정확도 향상 o AI 기반 실시간 auto calibration 및 compact 모델링 시스템의 확장성 검증o Noise 및 ...
실시간 자동 칼리브레이션
실시간 컴팩트 모델
신경망 시스템
3 나노 이하 게이트올어라운드
3차원 반도체 소자 빅데이터
2
협동|
2022년 3월-2024년 12월
|212,813,000원
차세대 반도체 소자 성능 목표치를 실시간으로 구현 가능한 AI 기반 통합 TDA 플랫폼 기술
본 과제는 반도체 소자 개발에서 TCAD/EDA처럼 시간이 많이 걸리는 구조·물성·전기특성(IV,CV) 분석을 AI 기반 통합 TDA 플랫폼으로 단축하려는 연구임.
연구 목표는 2D 구조 FDSOI 소자 구조-전기적 특성 curve 사이 양방향 신경망을 통합 TDA 플랫폼으로 완성하고, sub 3 nm node GAA NSFET으로 확장성 검증하며 fully calibrated TCAD 구조·process mesh/physics 최적화로 IV,CV 빅데이터 및 BSIM CMG 모델 파라미터 빅데이터 생성에 있음. 기대 효과는 팹리스-파운드리의 compact 모델을 실시간 업데이트해 회로 검증·공정 맞춤화를 지원하고, AI 인력 양성 및 TCAD/EDA tool 독과점 완화에 기여함.
차세대 반도체 소자 성능 목표치를 실시간으로 구현 가능한 AI 기반 통합 TDA 플랫폼 기술
본 과제는 2D 구조 (FDSOI) 소자의 전기적 특성 curve (IV,CV)를 빠르게 예측·보정하는 TCAD/BSIM 예측 자동화 플랫폼 개발임.
연구 목표는 TCAD 구조/물성, BSIM 모델 파라미터의 빅데이터 확보와 실시간 auto calibration 및 compact model링 플랫폼 구축임. 핵심 연구내용은 14nm FDSOI의 2D TCAD 시뮬레이션 및 TEM 기반 공정·구조 고려로 빅데이터를 양산하고, IV,CV-curve와 TCAD/BSIM-IMG 구조·물성의 비선형 관계를 신경망으로 학습하는 예측 모델과 웹기반 플랫폼 및 API 구축임. 기대효과는 팹리스·파운드리 간 TDA 플랫폼 기반의 실시간 업데이트로 회로 검증 및 PDK 맞춤화가 가능해짐과 AI 인력 양성 및 기술 표준 제시에 기여함.