이 연구는 채널 재구성이 가능한 multiple gate silicon 소자를 기반으로, 모든 기본 로직 연산을 수행하고 연산 결과를 동시에 저장할 수 있는 *universal logic-memory 셀 어레이* 기술을 개발하여, 고속·고집적 연산 및 저장의 융합을 구현하는 것을 최종 목표로 한다. 기존 CMOS 기반 연산 시스템이 겪는 메모리 병목 문제를 극복하기 위해, 본 과제는 연산 소자와 메모리 소자를 하나의 다기능 구조로 통합한 새로운 하드웨어 패러다임을 제시하며, 2진법뿐 아니라 3진법 기반 로직 연산까지 수행 가능한 범용성을 갖춘다. 연구진은 wafer-scale 수준에서 적용 가능한 multiple gate 구조를 갖는 실리콘 나노선 소자의 구조 최적화 및 제조 공정 기술을 개발하였고, TCAD 시뮬레이션을 통해 vertical gate-all-around 구조에서의 채널 전도 재구성 메커니즘을 규명하였다. 이를 바탕으로, universal logic-memory 셀은 다양한 게이트 제어에 따라 NAND, NOR, XOR, MUX, full adder 등 다중 로직 연산을 선택적으로 수행하고 그 결과를 비휘발성 방식으로 저장할 수 있으며, 단일 셀에서 연산과 저장이 공존함으로써 시스템 효율을 극대화한다. 이러한 기술을 집적화하여 어레이 형태의 시작품을 구현하고, 이를 통해 3종 이상의 조합 로직 연산 기능과 메모리 성능을 실증하였다. 특히, 동일 구조 내에서 2진법과 3진법 연산을 모두 수행할 수 있는 융합 아키텍처는 향후 AI, 빅데이터, IoT, 엣지 컴퓨팅 등 메모리 중심 컴퓨팅 환경에 적합하며, 연산 효율성과 집적도, 에너지 절감 면에서 큰 이점을 제공한다. 본 기술은 기존의 분리된 로직-메모리 구조를 하나의 칩으로 통합하여 구현할 수 있는 원천 기술로서, 학술적 파급력과 함께 산업적으로도 고부가가치 창출이 가능한 차세대 반도체 플랫폼을 제시한다. 이를 통해 국내외 관련 산업체와의 기술이전, 사업화 추진이 가능하며, 장기적으로는 새로운 로직-메모리 융합 프로세서 구조의 상용화로 이어질 수 있을 것으로 기대된다.

이 연구는 기존 메모리와 연산 기능을 분리한 시스템 구조의 한계를 극복하고, 고속·저전력 인공지능 연산에 최적화된 1T-DRAM 기반 PIM(Processing-In-Memory) 인공지능 소자를 개발하는 것을 목표로 한다. 1T-DRAM은 채널 내부에 데이터를 저장할 수 있는 구조를 통해 메모리 기능과 연산 기능을 동시에 수행할 수 있는 장점이 있으며, 이를 기반으로 한 스테이트풀 로직 연산이 가능함으로써, 로직(NAND, NOR, XOR), 산술(full adder), 인공지능 연산(BNN의 MAC 기능)을 하나의 구조 안에서 고효율로 구현할 수 있다. 본 연구에서는 공정 시뮬레이션을 통해 다양한 1T-DRAM 구조와 제조 조건에 따른 전기적 특성을 정밀 분석하고, 이를 바탕으로 배열소자를 구성하여 동작 전압 최적화 및 연산 조건을 확립하였다. 특히 스테이트풀 로직 연산의 정량적 성능 평가, full adder 산술 연산 최적화, 그리고 BNN에서 활용되는 XNOR 및 MAC 연산 구현 등을 통해 PIM 소자의 다기능성 및 효율성을 실증하였다. 아울러, TCAD 시뮬레이션 기반으로 게이트 길이 15 nm 수준까지 소자 스케일링을 수행하며 고집적화 가능성과 나노급 연산 성능을 확보하였다. 이러한 1T-DRAM 기반 PIM 인공지능 소자는 로직 및 메모리 간 병목 현상을 해소하고, 0.1 pJ의 초저전력과 10 ns 수준의 고속 동작을 실현함으로써, 데이터 이동에 따른 에너지 소모를 획기적으로 줄일 수 있는 핵심 기술로 평가된다. 궁극적으로 본 기술은 병렬 연산 구조와 초고집적 소자 특성을 바탕으로, 빅데이터·AI 기반의 고속 데이터 처리에 최적화된 차세대 메모리 시스템을 구현할 수 있으며, 현재 국내외에서 전무한 스테이트풀 PIM 소자 분야의 원천 기술을 선도함으로써 국가 인공지능 반도체 기술 경쟁력을 크게 향상시킬 것으로 기대된다.

이 연구는 실리콘 나노구조체 기반의 *quasi-non-volatile memory(QNVM)* 소자를 설계하고, 이를 배열 구조로 구현하여 메모리 기능과 논리 연산 기능을 동시에 수행할 수 있는 새로운 형태의 논리-메모리 융합 소자 기술을 개발하는 데 목적이 있다. QNVM은 volatile memory(SRAM/DRAM)의 빠른 동작 속도와 non-volatile memory(flash)의 긴 정보 보존 특성을 결합한 새로운 메모리 개념으로, 기존의 메모리 계층 구조에서 발생하는 속도 차이와 대역폭 병목 현상을 완화할 수 있는 혁신적 접근이다. 특히 본 연구에서 제안된 소자는 실리콘 채널 내부의 포텐셜 장벽을 양성 피드백 루프를 통해 동적으로 제어하는 방식으로 동작하며, 빠른 read/write 속도(<100 ns), 높은 내구성(>10⁹ 회), 긴 유지 시간(>100 s)의 메모리 특성과 100 MHz 이상의 논리 연산 기능을 동시에 달성한다. TCAD 시뮬레이션을 활용하여 3차원 나노구조체 설계와 공정 조건을 최적화하고, 실제 제작된 소자의 전기적 특성 및 동작 메커니즘을 실험과 비교함으로써 소자의 물리적 원리를 정밀하게 규명하였다. 연구팀은 다양한 게이트 구조 및 공정 변수에 따른 소자의 메모리 동작 성능을 정량적으로 분석하였으며, 이를 기반으로 단일 QNVM 소자를 배열하여 고속 random access memory를 구현하였다. 아울러 mixed-mode 시뮬레이션을 통해 QNVM 배열 소자를 이용한 논리 회로(inverter, NAND, NOR 등)의 성능을 예측하고, 이를 실험적으로 제작·검증함으로써 기존 메모리 소자가 수행하지 못했던 연산+저장 동시 구현이라는 새로운 기능을 가능하게 하였다. 이 기술은 기존 메모리 소자와 비교해 집적도 및 에너지 효율 측면에서 탁월한 장점을 가지며, 무엇보다도 CPU의 일부 연산을 메모리 계층에서 직접 수행함으로써 시스템 전반의 계산 병목(bottleneck)을 크게 완화할 수 있는 근본적 해법을 제공한다. 또한, 기존 CMOS 공정을 그대로 활용할 수 있어 생산성과 상용화 가능성도 매우 높다. 나아가 이러한 논리-메모리 융합 QNVM 기술은 메모리 시장뿐만 아니라 인공지능, 엣지 컴퓨팅, 빅데이터 분석 등 다양한 비메모리 응용 분야로의 확장도 용이하여, 차세대 컴퓨팅 아키텍처의 핵심 기반 기술로 주목받을 수 있다. 궁극적으로 본 연구는 국제적 메모리 기술 경쟁력 향상과 고속·고밀도 데이터 처리 시대에 부응하는 차세대 반도체 소자 플랫폼으로서 큰 파급효과를 창출할 것으로 기대된다.

이 연구는 태양전지와 열전소자의 융합을 통해 단일 소자 내에서 광에너지와 열에너지를 동시에 활용하여 발전 효율을 극대화하는 고효율 하이브리드 에너지 소자 기술을 개발하는 것을 목표로 한다. 특히, 두 소자 간 에너지 손실을 최소화하고 열전달 경로를 최적화하기 위해 interface 물질을 개발하고 적용함으로써, 태양전지·열전 융합소자의 발전효율을 실질적으로 향상시키고자 한다. 연구진은 IR 영역의 태양광을 효과적으로 흡수하여 발열 가능한 광발열체(interface layer)를 개발하고, 이를 태양전지 후면 전극에 적용하여 발열 성능과 전기전도성을 동시에 개선하였다. 또한, 열전소자와의 계면 접합 특성 및 열전달 최적화를 위한 시뮬레이션을 수행하였으며, 그 결과, 열전달 효율 80%, IR 흡수율 60%를 달성하고 전체 발전효율을 3% 이상 향상시켰다. 이와 함께, 면적 확장성 확보를 위해 소형 열전 모듈 어레이 및 고성능 열전소재를 개발하고, 열 저장·손실 저감 설계를 통해 소형 융합소자의 면적당 발전효율을 5% 이상 개선하였다. 실환경에서의 열화 테스트를 통해 고온 조건에서도 안정적인 성능을 유지하는 신뢰성을 입증하였다. 본 연구에서 제안한 interface layer는 단순한 중간층을 넘어, 태양전지의 온도 상승에 의한 출력 저하를 방지하고 열전소자의 열원으로서도 기능함으로써, 소자의 종합 효율을 크게 향상시키는 핵심 원천기술로 자리매김한다. 이는 향후 대면적 고효율 신재생에너지 하이브리드 소자 상용화의 기반이 되며, 융합형 발전소자 기술 시장에서의 기술 주도권 확보와 경제적 파급효과를 동시에 창출할 수 있을 것으로 기대된다.