DRAM/HBM/LPDDR5 메모리 구조에서 연산 유닛을 근접 배치하고, CPU와의 협업 및 데이터 매핑을 최적화하여 AI 추론 및 그래프 연산의 병목을 줄이는 연구
PMU 기반 프로파일 신호를 활용해 동적 힙 객체의 배치와 캐시 가능성을 메모리 계층 특성에 맞추어 자동으로 최적화하는 연구
Row Hammer로 인해 ECC 보정 한계를 넘어서는 행 단위 오류가 발생하는 원인을 분석하고, DRAM 오류 복원 가능성을 높이기 위한 ECC 관점의 대응을 검증하는 연구