연구 영역
기본 정보
논문·특허
과제
구성원
Article|
·
인용수 1
·2024
An 884MHz, −41.8dBm Input Power Sensitivity, 570-Stage CMOS RF-DC Rectifier With Ground Shielded Input Coupling Capacitors
Y. Park, Sangjin Byun
초록

본 논문은 주변 RF 에너지 수확을 위한 884MHz CMOS RF-DC 정류기를 제시한다. 일반적으로 RF-DC 정류기는 정류기 셀의 개수가 많을수록 입력 전력 민감도가 증가한다. 그러나 다수의 정류기 셀을 통합하면 통상적으로 매칭 네트워크의 수동 증폭 이득이 감소하여 바람직한 결과로 이어지지 않을 수 있다. 본 논문에서 제안하는 RF-DC 정류기는 입력 결합 커패시터 아래에 금속 접지 실드 플레인을 채택하여, 수동 증폭 이득을 저하시키지 않으면서 최대 570개의 정류기 셀을 포함한다. 이를 통해 28nm 1P11M CMOS 공정에서 구현된 884MHz, 570단 RF-DC 정류기는 1V 출력 DC 전압에서 측정된 입력 전력 민감도 −41.8dBm을 달성한다. 또한 저장 커패시터가 1nF일 때 0.88V에서 1.0V로 재충전하는 시간은 11.1초이다. 아울러 주변 LTE 다운링크 신호를 이용한 전파상(Over-the-air) 기능이 실제 환경에서 시연되었다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.

키워드
CapacitorShielded cableCMOSElectrical engineeringMaterials scienceOptoelectronicsSensitivity (control systems)Rectifier (neural networks)Capacitive couplingCoupling (piping)
타입
Article
IF / 인용수
- / 1
게재 연도
2024