RnDCircle Logo
arrow left icon

GIST ICSL

광주과학기술원 전기전자컴퓨터공학부

이민재 교수

SAR ADC

SAR ADC

Temperature Sensor

GIST ICSL

전기전자컴퓨터공학부 이민재

GIST ICSL(Integrated Circuits and Systems Lab)은 차세대 집적회로 및 시스템 설계 분야에서 국내외적으로 선도적인 연구실입니다. 본 연구실은 무선 통신, 고속 데이터 변환, 클록 생성 및 분배, 고속 직렬 입출력 등 다양한 아날로그 및 혼합 신호 집적회로 기술을 중심으로 활발한 연구를 수행하고 있습니다. 연구실의 주요 연구 분야 중 하나는 소프트웨어 정의 무선(Software-defined radio, SDR) 및 재구성 가능한 RF 프론트엔드 회로입니다. 이를 통해 다양한 무선 표준과 프로토콜을 하나의 하드웨어 플랫폼에서 소프트웨어적으로 지원할 수 있는 차세대 무선 시스템을 개발하고 있습니다. 또한, Direct conversion 방식의 수신단 구조, 저잡음 LNA, 고선형성 믹서 등 핵심 회로 설계에 대한 연구도 병행하고 있습니다. 또 다른 핵심 분야는 디지털 PLL 및 DLL 기반의 클록 생성 및 분배 회로입니다. ICSL은 All-Digital PLL(ADPLL) 등 디지털 기반의 고성능 클록 회로를 설계하여, 다양한 통신 표준과 고속 데이터 전송 환경에서 요구되는 높은 주파수 정확도와 저잡음 특성을 달성하고 있습니다. TDC/DTC의 선형성 개선, 저전력 설계, 집적화 등 다양한 기술적 도전에도 적극적으로 대응하고 있습니다. 고속 아날로그-디지털 변환기(ADC) 및 디지털-아날로그 변환기(DAC) 설계 역시 연구실의 강점입니다. Multi-GS/s급 고속 변환기와 Time-interleaved 구조, 그리고 채널 간 불일치 보정 기법 등은 광통신, 계측, 무선 통신 등 다양한 응용 분야에서 필수적인 기술로 자리매김하고 있습니다. 실제 칩 구현과 실험을 통해 이론적 연구의 실용성을 검증하고, 산업계와의 협력을 통해 상용화도 추진하고 있습니다. 마지막으로, 고속 직렬 입출력(High Speed Serial I/O) 및 저전력 집적화 기술에 대한 연구도 활발히 이루어지고 있습니다. 대용량 데이터의 고속 전송과 저전력 동작을 동시에 달성하기 위한 혁신적인 회로 및 시스템 설계 방법론을 개발하고 있으며, 이를 통해 차세대 데이터 센터, 서버, 고성능 컴퓨팅 시스템 등에서 요구되는 대역폭과 효율성을 제공하고 있습니다. ICSL은 앞으로도 반도체 및 시스템 분야의 핵심 기술 개발을 선도하며, 세계적인 연구 성과를 지속적으로 창출할 것입니다.

SAR ADC
SAR ADC
Temperature Sensor
소프트웨어 정의 무선 송수신기 및 재구성 가능한 RF 프론트엔드 회로
소프트웨어 정의 무선(Software-defined radio, SDR)은 다양한 무선 통신 표준을 하나의 하드웨어 플랫폼에서 소프트웨어적으로 지원할 수 있는 혁신적인 기술입니다. ICSL 연구실에서는 SDR 구현을 위한 RF 프론트엔드 회로의 재구성 가능성에 중점을 두고, 다중 대역 및 다중 표준을 지원하는 송수신기 구조를 연구합니다. 이를 통해 빠르게 변화하는 무선 시장의 요구에 유연하게 대응할 수 있으며, 하나의 기기에서 여러 통신 프로토콜을 지원하는 차세대 무선 시스템 개발에 기여하고 있습니다. 특히, Direct conversion 방식의 수신단 구조를 활용하여 회로의 단순화와 소형화를 달성하고, 저잡음 및 광대역 매칭 특성을 갖는 LNA(Low Noise Amplifier), 높은 IIP3 및 IIP2 특성을 지닌 믹서 등 핵심 아날로그 회로의 설계와 최적화에 집중하고 있습니다. 이러한 연구는 무선 통신 기기의 성능 향상뿐만 아니라, 저전력 설계와 집적화 측면에서도 중요한 역할을 합니다. 연구실은 실제 산업계와의 협력을 통해 SDR 기술의 상용화 가능성을 높이고 있으며, 관련 특허 및 논문 발표를 통해 국제적으로도 그 성과를 인정받고 있습니다. 앞으로도 다양한 무선 환경에서의 호환성과 확장성을 갖춘 RF 시스템 개발을 목표로 연구를 지속할 예정입니다.
디지털 PLL 및 고성능 클록 생성/분배 회로
ICSL 연구실은 차세대 통신 및 집적회로 시스템의 핵심인 클록 생성 및 분배 기술, 특히 디지털 PLL(Phase-Locked Loop)과 DLL(Delay-Locked Loop) 회로에 대한 연구를 선도하고 있습니다. 기존 아날로그 방식의 한계를 극복하기 위해, 프로그래머블한 디지털 회로 기반의 All-Digital PLL(ADPLL) 설계에 집중하여, 다양한 무선 표준을 지원할 수 있는 고성능 로컬 오실레이터 회로를 개발하고 있습니다. 이러한 디지털 PLL은 주파수 해상도의 한계를 극복하기 위한 TDC(Time-to-Digital Converter) 및 DTC(Digital-to-Time Converter)의 선형성 개선, 저잡음 특성 확보, 저전력 동작 등 다양한 기술적 도전을 포함합니다. 연구실은 실제 칩 설계 및 테스트를 통해 이론적 연구를 실용화하고 있으며, 관련 특허와 논문을 통해 그 우수성을 입증하고 있습니다. 이 기술은 5G/6G 통신, 고속 데이터 전송, IoT 등 다양한 응용 분야에서 필수적인 요소로, ICSL 연구실의 연구 성과는 차세대 무선 및 유선 통신 시스템의 성능과 신뢰성 향상에 크게 기여하고 있습니다.
고속 아날로그-디지털/디지털-아날로그 변환기(ADC/DAC) 및 보정 기법
ICSL 연구실은 초고속 데이터 변환이 요구되는 다양한 응용 분야를 위해 Multi-GS/s(기가샘플/초)급 아날로그-디지털 변환기(ADC) 및 디지털-아날로그 변환기(DAC) 설계에 주력하고 있습니다. 특히, Time-interleaved 구조를 활용한 고속 ADC/DAC의 설계와, 그에 따른 채널 간 불일치 및 왜곡을 최소화하기 위한 다양한 보정 알고리즘 개발에 집중하고 있습니다. 이러한 연구는 광통신, 계측 장비, 고속 무선 통신 등에서 필수적인 기술로, ICSL 연구실은 실제 칩 구현과 실험을 통해 이론적 모델의 유효성을 검증하고 있습니다. 또한, 효율적인 전력 소비와 집적화, 높은 선형성 및 신뢰성 확보를 위한 회로 및 시스템 수준의 혁신적인 설계 방법론을 지속적으로 개발하고 있습니다. 연구실의 ADC/DAC 관련 연구는 국내외 학술지 및 특허로 다수 발표되었으며, 산업계와의 협력을 통해 상용화 가능성도 높이고 있습니다. 앞으로도 초고속, 저전력, 고정밀 데이터 변환 기술의 한계를 극복하기 위한 연구를 지속적으로 이어갈 계획입니다.
1
A 16.8 fJ/c-s 8b 500 MS/s Asynchronous Three-Comparator SAR ADC with Background Comparator-Swapping Offset Calibration in 28nm CMOS LPP
Seunghyun Kim, Yang Azevedo Tavares, Sewon Lee, Minjae Lee
IEEE Access, 2025.04
2
Effective 10-Bit OLED Driver IC with 11-Bit DAC, Double Capacitor-Coupled Adder, and Offset Calibration for Enhanced Panel Driving
Changhwan Kim, Sewon Lee, Minjae Lee
Journal of the Society for Information Display, 2025.05
3
A 2.72-fJ/Conversion-Step 13-bit SAR ADC With Wide Common-Mode Complementary Split Pre-Amplifier Comparator and Grounded-Finger CDAC
Sewon Lee, Hyein Kang, Minjae Lee
IEEE  Journal of Solid-State Circuits, 2024.12