3D NAND 및 V-NAND 셀 안정성/성능 엔지니어링 연구

Stability and performance engineering of 3D NAND/V-NAND

연구 내용

3D NAND에서 inhibited string 구조와 읽기 disturb 특성을 분석하고, V-NAND에서 고-k 밴드갭 엔지니어링을 통해 P/E 성능과 신뢰성을 개선하는 연구

3D NAND 플래시 셀에서 구조적 형상(예: dimple) 변화가 채널 전위와 프로그램/읽기 동작의 불안정성에 어떻게 연결되는지 규명하는 연구를 수행합니다. inhibited string에서 WL 인가 전압이 인접 WL 간 전위차와 국부 전기장 분포로 이어지는 과정을 분석하여 disturb 저감 설계의 근거를 마련합니다. 또한 V-NAND에서는 HfO2/Si3N4/산화물(H/N/O)과 같은 고-k 밴드갭 엔지니어링 구조로 터널링 산화막 특성과 charge retention을 동시에 고려해 P/E 특성과 셀 전류를 개선하는 방향을 제시합니다. 시뮬레이션 기반 비교를 통해 공정-소자-동작 관계를 정리하는 데 초점을 둡니다.

관련 프로젝트

0건

연구 흐름

3D NAND에서는 inhibited string의 dimple 구조를 대상으로 채널 전위 변화와 프로그램 교란의 연관성을 분석하는 연구를 먼저 수행했습니다. 이후 읽기 동작에서 구조에 따른 전기장 우세 영역 변화가 disturb 거동에 미치는 영향을 해석해, 펄스/구조 설계 파라미터의 우선순위를 도출하는 흐름으로 진행했습니다. 2025년에는 고-k 밴드갭 엔지니어링 관점으로 V-NAND 셀 동작을 최적화하는 구조(H/N/O)를 제안하고, 터널링 장벽과 EOT 변화가 P/E 성능과 신뢰성에 미치는 영향을 시뮬레이션으로 비교 정리하는 연구로 확장되었습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

고신뢰 3D NAND 스토리지
읽기 disturb 저감 설계
펄스 최적화 설계 변수 도출
고밀도 V-NAND 성능 향상
터널링 산화막 밴드 엔지니어링
셀 간 전기적 상호작용 제어
메모리 동작 시뮬레이션 가이드
P/E 스킴 신뢰성 개선
대용량 SSD 캐시 안정화
플래시 공정 최적화