기존 페로브스카이트 페로일렉트릭 FET의 소자 스케일링 한계를 극복할 수 있는 2차원(2D) 페로일렉트릭 반도체(FeS) 필드효과 트랜지스터(FETs)에서의 트랩(trap) 거동을 분석하였다. 기존의 페로일렉트릭 FET는 반시계방향 히스테리시스 루프를 보인 반면, 유효 산화물 두께가 큰 페로일렉트릭 채널 기반 FET는 시계방향 히스테리시스 루프를 보였다. 따라서 FeS-FET의 전류 전도에 대해 페로일렉트릭 분극 스위칭과 트랩 상태의 기여도를 규명하고 각각의 영향을 정량화하는 데에는, 이들 간의 복잡한 상호작용으로 인해 어려움이 있다. FeS 분극 스위칭 상태에 따라 기생 용량(parasitic capacitance)을 디임베딩(de-embedded)한 후, 4-요소 등가 회로 모델을 적용한 수정된 도전도(conductance) 방법을 사용하여 고유 트랩 상태의 거동을 분석하였다. 그 결과, 에너지 전 범위에서 트랩 밀도를 FeS-FET의 고유한 특성으로부터 추출할 수 있음을 확인하였다. 보존(retention) 특성은 10⁴ s로 외삽했을 때 초기 메모리 온/오프 비율의 70% 이상으로 유지되었다. 이러한 결과에 근거하여, 2D α-In₂Se₃ FeS-FETs에서의 정의되지 않은 트랩 상태 거동에 대한 지침을 제시하였다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.