본 연구에서는 시드 없는 결정화 공정을 이용하여 M3D 상부층에서 PSLC Si 기반 CMOS 소자를 시연한다. 레이저 결정화는 단일 배향 Si 채널을 형성하며 ($25\mu \mathrm{m}$ 결정립 크기), 캐리어 이동도를 향상시킨다. 레이저 S/D 활성화는 400 °C 이하에서 낮은 접촉 저항률 $(\sim 10^{-8}\Omega \cdot {\text{cm}}^2)$를 달성하여 M3D 제약 조건을 만족한다. PSLC-Si CMOS 소자는 높은 ${\mu }_{\text{FE},\mathrm{e}}(521{\text{cm}}^2/\mathrm{V}\cdot \mathrm{s})$ 및 ${\mu }_{\text{FE},\mathrm{h}}(163{\text{cm}}^2/\mathrm{V}\cdot \mathrm{s})$와 함께 \mathrm{I}_{\text{ON}}/\mathrm{I}_{\text{OFF}} > 10^{8}을 나타낸다. CMOS 인버터는 명확한 스위칭 천이를 보이며, M3D 로직 응용을 위한 실현 가능성을 확인한다. 이러한 결과는 M3D 집적 논리 소자를 위한 완전 레이저 기반 공정의 잠재력을 검증한다. 키워드: 단일체 3D(Monolithic 3D, M3D), 패턴형 시드 없는 레이저 결정화(Patterned Seedless Laser-Crystallization, PSLC), Si, 레이저 활성화, 이동도

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.