CGRA(코스 그레인드 리컨피규어러블 아키텍처) 기반의 다중 코어 아키텍처는 다양한 어플리케이션에서 높은 성능과 에너지 효율성을 제공하기 위해 연구되고 있습니다. 본 연구에서는 다중 코어 프로세서의 결함 허용 설계 기법을 통해 시스템의 신뢰성을 향상시키고, 동적 버퍼 공유 구조를 활용하여 효율적인 파이프라이닝을 구현함으로써 시스템 성능을 최적화합니다. 또한, 재구성 가능한 하드웨어 아키텍처를 개발하여 서술자 추출 과정의 속도를 향상시키고, 효율적인 설정 데이터 할당 알고리즘을 통해 구성 데이터의 전송을 최소화하는 기술을 연구합니다. 이러한 기술들은 실시간 임베디드 시스템 및 저전력 고속 임베디드 시스템에 적용할 수 있습니다.

SURF(스피드 업된 강력한 특징) 알고리즘은 컴퓨터 비전 및 이미지 처리 분야에서 중요한 역할을 합니다. 본 연구에서는 SURF 알고리즘의 성능을 극대화하기 위해 메모리 효율성을 고려한 키포인트 검출 방법을 최적화합니다. 이를 위해 헤시안 행렬식 이미지 피라미드의 동적 최적화 기법을 적용하여 메모리 사용량을 줄이고 처리 속도를 향상시키는 연구를 진행합니다. 또한, 재구성 가능한 하드웨어 아키텍처를 활용하여 서술자 추출 과정의 속도를 높이는 기술을 개발합니다. 이러한 연구는 실시간 객체 인식 시스템 및 임베디드 비전 시스템에서 높은 성능을 제공할 수 있습니다.