멤리스터는 저항 상태를 전기적 이력에 따라 변화시키는 4번째 수동 소자로, 기존의 저항, 커패시터, 인덕터와 함께 회로의 기본 요소로 주목받고 있습니다. 본 연구실에서는 멤리스터의 동작 원리와 관련된 물리적 현상, 즉 멤리스티브 피직스, 전기 전도 메커니즘, 그리고 확산 동역학에 대한 심층적인 연구를 수행하고 있습니다. 이를 통해 멤리스터 소자의 신뢰성, 속도, 에너지 효율성 등 핵심 성능을 좌우하는 근본적인 원인을 규명하고자 합니다. 특히, 멤리스터 내에서 발생하는 필라멘트 형성 및 파괴, 전하 트래핑과 디트래핑 현상, 그리고 산소 공공의 이동과 같은 미시적 현상을 실험 및 시뮬레이션을 통해 분석합니다. 이러한 연구는 멤리스터의 저항 변화 특성을 정밀하게 제어하고, 다양한 응용 분야에 적합한 맞춤형 소자 설계에 필수적입니다. 이러한 기초 연구를 바탕으로, 멤리스터 기반 신소자 개발뿐만 아니라, 차세대 메모리 및 인공지능 하드웨어 구현에 필요한 핵심 기술을 확보하고 있습니다. 앞으로도 멤리스터의 물리적 이해를 바탕으로 새로운 소자 구조와 동작 원리를 지속적으로 탐구할 계획입니다.

차세대 반도체 소자의 성능을 극대화하기 위해서는 혁신적인 소재와 정밀한 박막 증착 공정의 개발이 필수적입니다. 본 연구실은 ALD(원자층 증착), PVD(물리적 기상 증착) 등 첨단 박막 증착 기술을 활용하여 멤리스터에 최적화된 새로운 소재를 개발하고 있습니다. 이를 통해 소자의 신뢰성, 내구성, 집적도, 에너지 효율 등 다양한 특성을 향상시키고자 합니다. 특히, 산화물 기반 멤리스터, 강유전 커패시터, 금속 박막 등 다양한 소재의 박막 성장 메커니즘을 규명하고, 3차원 구조 및 초미세 패턴에 적합한 균일한 박막 형성 기술을 연구합니다. 또한, 차세대 패키징 및 인터커넥션을 위한 비도전성 필름, 초미세 피치 플립칩 본딩, 에폭시 몰딩 필름 등 반도체 공정 전반에 걸친 소재 및 공정 혁신을 추진하고 있습니다. 이러한 소재 및 공정 연구는 멤리스터뿐만 아니라, RRAM, ReRAM, Logic-in-Memory, 뉴로모픽 소자 등 다양한 신개념 반도체 소자의 상용화와 대량 생산에 중요한 역할을 합니다. 앞으로도 소재 과학과 공정 기술의 융합을 통해 반도체 산업의 미래를 선도할 계획입니다.

본 연구실은 멤리스터의 고유한 특성을 활용한 차세대 반도체 소자 개발에 주력하고 있습니다. 대표적으로 RRAM(ReRAM)과 같은 비휘발성 메모리, Logic-in-Memory(LIM) 소자, 그리고 뉴로모픽 디바이스 등이 있습니다. 이러한 소자들은 기존의 폰 노이만 아키텍처에서 발생하는 병목 현상을 극복하고, 데이터 처리와 저장을 동시에 수행할 수 있는 혁신적인 컴퓨팅 패러다임을 제시합니다. Logic-in-Memory 소자는 CPU와 메모리의 경계를 허물어 데이터 이동에 따른 에너지 소모를 획기적으로 줄일 수 있으며, 인메모리 컴퓨팅을 통해 고속·저전력 연산이 가능합니다. 뉴로모픽 소자는 인간 두뇌의 신경망 구조와 유사한 방식으로 정보를 처리하여, 인공지능 하드웨어의 효율성과 학습 능력을 크게 향상시킵니다. 이와 더불어, 멤리스터 기반의 확률적 컴퓨팅, 진성 난수 발생기, 동적 임계값 조절 소자 등 다양한 응용 연구도 활발히 진행 중입니다. 이러한 신소자 및 응용 연구는 미래의 인공지능, 사물인터넷, 엣지 컴퓨팅 등 첨단 IT 분야에서 핵심적인 역할을 할 것으로 기대됩니다.

반도체 소자의 고집적화와 고성능화를 위해서는 첨단 패키징 및 인터커넥션 기술이 필수적입니다. 본 연구실은 비도전성 필름(NCF), 초미세 피치 열압 플립칩 본딩, 에폭시 몰딩 필름(EMF) 등 차세대 패키징 소재 및 공정 개발에 집중하고 있습니다. 이를 통해 3D-TSV(관통 실리콘 비아) 인터커넥션, Fan-out Wafer/Panel Level Package 등 첨단 반도체 패키징 기술의 한계를 극복하고자 합니다. 특히, 구리 금속 배선의 저항 증가, 전자 마이그레이션(EM), TDDB 신뢰성 문제 등 기존 금속 배선의 한계를 극복하기 위한 새로운 인터커넥션 소재 탐색과 공정 개발을 병행하고 있습니다. 원자층 증착(ALD) 기반 금속 박막 증착 기술을 활용하여, 10nm 이하의 초미세 배선에도 적용 가능한 균일한 금속 박막을 구현하고 있습니다. 이러한 연구는 반도체 소자의 집적도와 신뢰성을 높이고, 차세대 고성능 반도체 패키징의 상용화에 기여할 것으로 기대됩니다. 앞으로도 소재 과학, 공정 기술, 반도체 설계의 융합을 통해 첨단 패키징 및 인터커넥션 분야의 혁신을 주도할 계획입니다.