RnDCircle Logo

JMIC LAB

제주대학교 전자공학과

오동렬 교수

SAR ADC

Flash ADC

Pipeline ADC

JMIC LAB

전자공학과 오동렬

JMIC 연구실(Jeju Mixed-signal Integrated Circuits Laboratory)은 제주대학교 전자공학과 오동렬 교수의 지도 아래 혼성신호 집적회로(Mixed-Signal IC) 설계 분야에서 선도적인 연구를 수행하고 있습니다. 본 연구실은 아날로그와 디지털 신호를 자유롭게 변환하는 데이터 변환기(ADC/DAC) 설계에 중점을 두고 있으며, 5G 네트워크, 초고속 유무선 통신, 센서, 오디오, 자동차, 의료기기 등 다양한 첨단 산업 분야에 적용 가능한 핵심 기술을 개발하고 있습니다. 특히, 플래시, SAR, 파이프라인, 타임 인터리브드 등 다양한 아키텍처를 활용하여 수십 기가샘플(GS/s)급의 고속, 저전력, 소형 데이터 변환기를 설계하고 있습니다. 이러한 기술은 차세대 통신 시스템, IoT 디바이스, 자율주행차, 웨어러블 의료기기 등에서 요구되는 높은 성능과 신뢰성을 충족시키는 데 필수적입니다. 또한, 시간 영역, 전류 영역, 하이브리드 신호 처리 방식 등 혁신적인 회로 설계 기법을 도입하여 기존 한계를 극복하고 있습니다. JMIC 연구실은 데이터 변환기의 정확도와 신뢰성을 높이기 위한 보정 알고리즘 개발에도 집중하고 있습니다. 오프셋, 게인, 시간 스큐 등 다양한 회로적 불일치 문제를 해결하기 위해 순차 슬로프 매칭, 오프셋 보정, 노이즈 셰이핑 등 첨단 보정 기술을 적용하고 있습니다. 이를 통해 고해상도, 고속, 저전력 데이터 변환기의 상용화와 실용화를 앞당기고 있습니다. 연구실은 실제 칩 설계, 제작, 측정까지 전 과정을 수행하며, 국내외 반도체 설계 대회 및 학술대회에서 다수의 수상 실적을 보유하고 있습니다. 또한, 다양한 산학협력 및 정부 과제를 수행하며, 지역 반도체 생태계와 미래 모빌리티, 에너지 신산업 등 신산업 분야의 혁신을 이끌고 있습니다. JMIC 연구실은 앞으로도 혼성신호 집적회로 및 데이터 변환기 분야에서 세계적인 경쟁력을 갖춘 연구 성과를 창출하고, 차세대 전자공학 및 반도체 산업 발전에 기여할 것입니다.

SAR ADC
Flash ADC
Pipeline ADC
고속 및 저전력 데이터 변환기(ADC/DAC) 설계
JMIC 연구실은 고속 및 저전력 데이터 변환기, 즉 아날로그-디지털 변환기(ADC)와 디지털-아날로그 변환기(DAC)의 설계에 중점을 두고 있습니다. 데이터 변환기는 아날로그 신호와 디지털 신호 간의 변환을 담당하는 핵심 회로로, 현대의 통신, 센서, 오디오, 자동차, 의료기기 등 다양한 응용 분야에서 필수적으로 사용됩니다. 특히, 5G 네트워크, PCIe, SerDes, WLAN 등 초고속 통신 시스템에서는 수십 기가샘플(GS/s)급의 빠른 변환 속도와 넓은 대역폭, 그리고 낮은 전력 소모가 요구됩니다. 연구실에서는 플래시, SAR, 파이프라인, 타임 인터리브드(Time-Interleaved) 등 다양한 아키텍처를 활용하여 고성능 데이터 변환기를 개발하고 있습니다. 각 구조의 장단점을 분석하고, 응용 분야에 최적화된 설계를 통해 칩 면적, 소비 전력, 변환 속도, 해상도 등 다양한 성능 지표를 극대화합니다. 또한, 시간 영역, 전류 영역, 하이브리드 방식 등 새로운 신호 처리 기법을 도입하여 기존 한계를 극복하고 있습니다. 이러한 연구는 실제 칩 설계 및 제작, 측정까지 이어지며, 국내외 반도체 설계 대회 및 학술대회에서 다수의 수상 실적을 거두고 있습니다. JMIC 연구실의 데이터 변환기 기술은 차세대 통신, 센서, 자동차, 의료 등 다양한 산업 분야에서 핵심적인 역할을 할 것으로 기대됩니다.
혼성신호 집적회로(Mixed-Signal IC) 및 보정 알고리즘
JMIC 연구실은 혼성신호 집적회로(Mixed-Signal Integrated Circuit, IC) 설계와 관련된 다양한 연구를 수행하고 있습니다. 혼성신호 IC는 아날로그와 디지털 회로가 하나의 칩에 통합되어, 신호 변환 및 처리의 효율성과 성능을 극대화하는 기술입니다. 특히, 데이터 변환기의 정확도와 신뢰성을 높이기 위해 오프셋, 이득, 시간 스큐 등 다양한 회로적 불일치(mismatch) 문제를 해결하는 보정 알고리즘 개발에 집중하고 있습니다. 연구실에서는 시간 인터리브드(Time-Interleaved) 구조에서 발생하는 채널 간 불일치, 플래시 및 SAR ADC에서의 오프셋 및 게인 에러, 커패시터 불일치 등 다양한 에러 요인을 분석하고, 이를 실시간으로 보정할 수 있는 하드웨어 및 소프트웨어 알고리즘을 개발합니다. 예를 들어, 순차 슬로프 매칭(Sequential Slope-Matching), 오프셋 보정, 노이즈 셰이핑(Noise Shaping) 등 첨단 보정 기법을 적용하여 데이터 변환기의 선형성과 정확도를 크게 향상시키고 있습니다. 이러한 보정 기술은 고속, 고해상도, 저전력 데이터 변환기가 요구되는 5G, IoT, 자동차, 의료기기 등 다양한 분야에서 필수적입니다. JMIC 연구실의 혼성신호 IC 및 보정 알고리즘 연구는 실제 칩 구현과 상용화에 적용되어, 국내외 반도체 산업 발전에 크게 기여하고 있습니다.
1
Two-rank Decimation Technique for High-speed Time-interleaved Analog-to-digital Converters
S.- W. Oh, D.-R. Oh
Journal of Semiconductor Technology and Science(JSTS), 2025
2
Loop-unrolled SAR ADC with complementary voltage-to-time converters
D.- Y. Kim, S.- W. Oh, H.-G. Hwang, Y.- S. Kim, D.-R. Oh
The Institution of Engineering and Technology(IET), Lett., 2025
3
Power-efficient 4-bit 40-MS/s Time-domain 2-times Interpolating Flash ADC Using Complementary Latching Technique
B.-J. Kim, D.-R. Oh*
International Journal on Advanced Science Engineering Information Technology(IJASEIT), 2024
1
초연결 사회의 IoT 디바이스 및 시스템을 위한 교육 교안 연구
한국연구재단
2024년 10월 ~ 2025년
2
광대역 유무선 통신 시스템용 혼성신호 집적회로 연구 수행을 위한 20GHz급 RF 신호 생성 장비 구축
한국기초과학지원연구원
2024년 05월 ~ 2025년 04월
3
고감도 저전력 음주 측정기 판독 회로 기술 개발
한국연구재단
2024년 04월 ~ 2024년 11월