RnDCircle Logo
이준환 연구실
광운대학교 반도체시스템공학부
이준환 교수
기본 정보
연구 분야
프로젝트
발행물
구성원

이준환 연구실

광운대학교 반도체시스템공학부 이준환 교수

이준환 연구실은 광운대학교 반도체시스템공학부를 기반으로 VLSI 및 시스템반도체 설계·검증, 고수준 테스트 생성, 저전력 전력 모델링, SoC 구조 최적화, 그리고 머신러닝을 활용한 인공지능 반도체 및 영상·의료 신호처리 응용을 폭넓게 연구하며, 산업 현장과 연계된 개방형 개발환경 플랫폼 구축과 전문 인력 양성까지 수행하는 실용 지향형 반도체 연구실이다.

대표 연구 분야
연구 영역 전체보기
VLSI 및 시스템반도체 설계·검증 thumbnail
VLSI 및 시스템반도체 설계·검증
주요 논문
3
논문 전체보기
1
article
|
gold
·
인용수 8
·
2022
End-to-End Convolutional Neural Network Framework for Breast Ultrasound Analysis Using Multiple Parametric Images Generated from Radiofrequency Signals
Soo-Hyun Kim, Juyoung Park, Joonhwan Yi, Hyungsuk Kim
IF 2.5
Applied Sciences
Breast ultrasound (BUS) is an effective clinical modality for diagnosing breast abnormalities in women. Deep-learning techniques based on convolutional neural networks (CNN) have been widely used to analyze BUS images. However, the low quality of B-mode images owing to speckle noise and a lack of training datasets makes BUS analysis challenging in clinical applications. In this study, we proposed an end-to-end CNN framework for BUS analysis using multiple parametric images generated from radiofrequency (RF) signals. The entropy and phase images, which represent the microstructural and anatomical information, respectively, and the traditional B-mode images were used as parametric images in the time domain. In addition, the attenuation image, estimated from the frequency domain using RF signals, was used for the spectral features. Because one set of RF signals from one patient produced multiple images as CNN inputs, the proposed framework overcame the limitation of datasets in a broad sense of data augmentation while providing complementary information to compensate for the low quality of the B-mode images. The experimental results showed that the proposed architecture improved the classification accuracy and recall by 5.5% and 11.6%, respectively, compared with the traditional approach using only B-mode images. The proposed framework can be extended to various other parametric images in both the time and frequency domains using deep neural networks to improve its performance.
https://doi.org/10.3390/app12104942
Computer science
Convolutional neural network
Artificial intelligence
Pattern recognition (psychology)
Parametric statistics
Artificial neural network
Deep learning
Breast ultrasound
Computer vision
Mathematics
2
article
|
인용수 0
·
2020
Power Emulation Using a Power Model Based on Multiple Linear Regression
Hyun-Woo Chung, Joonhwan Yi
Various power estimation methods with high-level hardware power model, i.e. power emulation, had been proposed to overcome the slow speed of traditional power estimation in software environment. But precise speed comparison between gate-level simulation and high-level power emulation was conducted rarely. In this paper, we propose an architecture of power emulation which can compare precise speed gain against the traditional power simulation. Experimental results show that the average power error is 0.29%, the power emulation analyzes power 20,206 times faster than the traditional power simulation.
https://doi.org/10.1109/icce-asia49877.2020.9276887
Emulation
Hardware emulation
Power (physics)
Computer science
Software
Operating system
3
article
|
인용수 0
·
2020
Case Study of Software Power Analysis based on Power Emulation
Hyun-Woo Chung, Joonhwan Yi
Journal of the Institute of Electronics and Information Engineers
전력 에뮬레이션을 통해 빠르고 정확한 소프트웨어 전력 분석이 가능함을 사례연구를 통해 보인다. 기존에 제안된 하드웨어 전력 모델인 전력계산기를 이용하여 사례연구를 수행하였다. FPGA에 구현된 전력계산기를 게이트수준 전력분석 환경과 동일한 조건에서 검증하기 위하여 PEU(power emulation unit)을 제안한다. 검증한 전력계산기를 이용하여 프로세서와 부동소수점 연산기를 포함하는 시스템의 전력 에뮬레이션을 수행하였다. 다수의 부동소수점 연산을 소프트웨어만으로 수행했을 때 보다 하드웨어 소프트웨어 파티셔닝을 통해 수행했을 때, 4배 이상의 성능향상과 58% 이상의 에너지 감소가 가능함을 전력 에뮬레이션을 이용해 보였다.
https://doi.org/10.5573/ieie.2020.57.10.65
Emulation
Hardware emulation
Software
Power (physics)
Computer science
Field-programmable gate array
Power analysis
Embedded system
Operating system
Psychology
정부 과제
12
과제 전체보기
1
2022년 3월-2025년 12월
|554,400,000
인공지능 반도체 개발을 위한 개방형 개발환경 플랫폼 개발
○ 최종목표: 인공지능 반도체 개발을 위한 개방형 플랫폼 개발 및 보급 - 인공지능 반도체 설계에 필요한 시스템 수준 가상화 플랫폼 개발 - 인공지능 반도체 설계에 필요한 HW/SW 통합 설계/검증 환경 개발 - 인공지능 반도체 SIP/TPP, 적용모델과 네트워크모델 개발 - 개방형 플랫폼 활용 환경 고도화, 보급 및 기술지원
인공지능반도체
플랫폼
공개형 플랫폼
인공지능
기계학습
2
주관|
2022년 3월-2025년 12월
|590,000,000
인공지능 반도체 개발을 위한 개방형 개발환경 플랫폼 개발
● 개발자 플랫폼 규격 공동연구개발기관들과 협업하여 인공지능반도체 개발자 플랫폼 규격을 설계한다. (공동연구개발관 1, 2, 3과 협업) ● 시스템수준 모델 개발자 플랫폼 규격에 맞추어 PVT 시스템수준 모델을 개발한다. (공동연구개발기관 2와 협업) ● RTL 수준 모델 개발자 플랫폼 규격에 맞추어 중요 기능블록에 대한 RTL 모델을 개발한다. (공동연구개발기관 1과 협업) ● 네트웍 모델 적용 개발자 플랫폼에 적용할 인공지능 네트웍을 개발한다. (공동연구개발기관 1, 2와 협업하여 다음 중 한 개 이상을 적용한다.) ● 적용사례 지원 개발자 플랫폼을 활용한 적용사례를 발굴한다. (공동연구개발기관 1, 2, 3와 협업) ● IP-XACT 기반 GUI 디자인 환경 구축 Tampere University에서 개발한 GPLv2 라이센스의 IEEE 1685-2014 “IP-XACT” 스탠다드 기반의 GUI 개발 환경을 적용하여 개발 환경을 구축 ● 시뮬레이션 자동화 환경 구축 GUI개발툴에서 생성되는 데이터를 기반으로 설계된 플랫폼이 자동으로 시뮬레이션을 실행 할 수 있도록 환경을 구축 ● 검증 코드 자동화 환경 구축 플랫폼 환경은 인공지능반도체를 구동할 수 있도록 cpu 및 관련 peripheral들(cpu subsystem)로 구성되어 있음. 구축된 플랫폼 환경 기반으로 c level 검증코드가 자동으로 생성되는 환경을 구축 ● FPGA생성 자동화 환경 구축 GUI개발툴에서 생성되는 데이터를 기반으로 설계된 플랫폼이 특정 FPGA 보드 기반에서 자동으로 합성 가능하도록 환경을 구축
공개형 플랫폼
기계학습
인공지능
인공지능반도체
플랫폼
3
주관|
2022년 3월-2025년 12월
|590,000,000
인공지능 반도체 개발을 위한 개방형 개발환경 플랫폼 개발
● 개발자 플랫폼 규격 공동연구개발기관들과 협업하여 인공지능반도체 개발자 플랫폼 규격을 설계한다. (공동연구개발관 1, 2, 3과 협업) ● 시스템수준 모델 개발자 플랫폼 규격에 맞추어 PVT 시스템수준 모델을 개발한다. (공동연구개발기관 2와 협업) ● RTL 수준 모델 개발자 플랫폼 규격에 맞추어 중요 기능블록에 대한 RTL 모델을 개발한다. (공동연구개발기관 1과 협업) ● 네트웍 모델 적용 개발자 플랫폼에 적용할 인공지능 네트웍을 개발한다. (공동연구개발기관 1, 2와 협업하여 다음 중 한 개 이상을 적용한다.) ● 적용사례 지원 개발자 플랫폼을 활용한 적용사례를 발굴한다. (공동연구개발기관 1, 2, 3와 협업) ● IP-XACT 기반 GUI 디자인 환경 구축 Tampere University에서 개발한 GPLv2 라이센스의 IEEE 1685-2014 “IP-XACT” 스탠다드 기반의 GUI 개발 환경을 적용하여 개발 환경을 구축 ● 시뮬레이션 자동화 환경 구축 GUI개발툴에서 생성되는 데이터를 기반으로 설계된 플랫폼이 자동으로 시뮬레이션을 실행 할 수 있도록 환경을 구축 ● 검증 코드 자동화 환경 구축 플랫폼 환경은 인공지능반도체를 구동할 수 있도록 cpu 및 관련 peripheral들(cpu subsystem)로 구성되어 있음. 구축된 플랫폼 환경 기반으로 c level 검증코드가 자동으로 생성되는 환경을 구축 ● FPGA생성 자동화 환경 구축 GUI개발툴에서 생성되는 데이터를 기반으로 설계된 플랫폼이 특정 FPGA 보드 기반에서 자동으로 합성 가능하도록 환경을 구축
공개형 플랫폼
기계학습
인공지능
인공지능반도체
플랫폼
최신 특허
특허 전체보기
상태출원연도과제명출원번호상세정보
소멸2013반도체 집적 회로의 소비 전력 계산 방법 및 소비 전력 계산 회로1020130144320
소멸2012어안 렌즈용 왜곡 영상 처리 방법1020120139983
등록2010클럭 게이팅 집적 회로 장치의 소비 전력 예측 방법1020100081959
전체 특허

반도체 집적 회로의 소비 전력 계산 방법 및 소비 전력 계산 회로

상태
소멸
출원연도
2013
출원번호
1020130144320

어안 렌즈용 왜곡 영상 처리 방법

상태
소멸
출원연도
2012
출원번호
1020120139983

클럭 게이팅 집적 회로 장치의 소비 전력 예측 방법

상태
등록
출원연도
2010
출원번호
1020100081959