본 연구는 세 가지 255비트 곡선인 위이어슈트라스(Weierstrass), 몽고메리(Montgomery), 트위스트 에드워즈(Twisted Edwards)에 대해 타원곡선 암호를 최적화한 경량 가속기 아키텍처를 제안한다. 몽고메리 곡선과 관련하여, 사영 좌표(projective coordinates)와 몽고메리 래더(Montgomery ladder, ML) 점 곱셈(PntMlt) 방법의 조합은 효율성과 유효성 측면에서 널리 알려져 있다. 그러나 본 연구는 경량 설계를 위해 아핀 좌표(affine coordinates)를 사용한다. 본 연구에서는 곡선 P-256에 사용되는 일부 경량화 기법을 255비트 곡선에 적용하였다. 이러한 기법을 변형된 유한체에 적응하는 과정에서 일정한 과제가 있었음에도 불구하고, 속도와 면적 오버헤드를 최소화하기 위해 필수 방정식을 효과적으로 재정의하였다. 또한 제안된 가속기는 곡선 매핑(curve mapping)을 통해 세 곡선을 상호 교환 가능하게 지원함으로써 다양한 암호 응용이 가능하다. 최대 클록 주파수 200 MHz에서, 세 곡선 모두에 대한 PntMlt를 1 ms 이내에 계산할 수 있었으며, ASIC(응용특수집적회로) 구현에서는 필요한 자원이 게이트 등가(gate equivalents) 60 k에 불과하였다.

본 논문에서는 NIST P-384 및 P-521 곡선을 지원하는 타원 곡선 암호 가속기를 제안한다. 현재 NIST P-256 곡선이 많이 사용되고 있으나 컴퓨팅 능력이 더욱 발전할 경우 이보다 더 큰 P-384 및 P-521 곡선의 사용이 필요해진다. 타원 곡선 암호 가속기에 대한 기존 연구는 projective 좌표계를 주로 사용하나 이러한 설계는 기본적으로 큰 면적을 갖는다. 본 연구에서는 projective 좌표계 대신 affine 좌표계에 기반을 둔 기존의 P-256 가속기를 확장하여 P-384 및 P-521 가속기를 설계하였다. 곡선의 확장 과정에서 달라진 수식을 제공하였으며 실험 및 구현 결과는 제안 가속기가 다른 연구 결과 대비 적은 면적을 가지면서도 빠른 속도를 가짐을 보인다. 180 ㎚의 CMOS 공정으로 합성한 결과는 P-384 및 P-521 가속기가 약 200㎒에서 각각 100 k 및 135 k gate counts를 가지며 각각 1.5 ㎳ 및 2.7 ㎳ 만에 point multiplication을 수행할 수 있음을 보인다.

1996년에 설립된 NTRU는 IEEE P1363.1 및 ANSI X9.98에 따라 표준화되었으며, 오랫동안 사용되어 왔다. 본 논문은 NTRU의 핵심 연산인 다항식 곱셈을 지원하는 경량 가속기를 간략히 제시한다. 제안하는 가속기는 전용 메모리를 사용하기보다는 정적 랜덤 액세스 메모리(SRAM)의 슬레이브 래퍼에 내장되며, SRAM에 직접 접근할 수 있어 SRAM과 가속기 간의 데이터 전송 및 데이터 중복을 제거한다. 이는 지연 시간과 필요한 자원을 감소시키는 데 도움이 된다. 본 논문에서는 국가표준기술연구소(NIST)의 포스트 양자 암호(Post-Quantum Cryptography) 표준화 과정에 제출된 NTRU 버전에 초점을 맞춘다. 이 버전에는 4개의 파라미터 세트가 포함되어 있으며, 모두 제안하는 가속기에 의해 지원된다. 가속기는 270 MHz의 클록 주파수에서 합성될 수 있고, 17.3 k 게이트 카운트만을 필요로 하며, 암호화와 복호화를 각각 0.1 ms 및 1.5 ms 내에 수행할 수 있다. 제안하는 가속기는 사물인터넷(Internet of Things)과 같은 자원 제약이 있는 응용 분야에 구현될 것으로 기대된다.

본 연구는 아핀 좌표(affine coordinates)를 사용하는, 소형이고 빠른 타원곡선 암호(ECC) 코프로세서를 제안한다. 아핀 좌표를 사용하면 계산 집약적인 모듈러 역연산(Modular Inversion, ModInv)이 필요하나, 제안한 코프로세서는 개선된 ModInv를 통해 가속될 수 있다. 또한 본 연구는 아핀 좌표를 사용할 때의 단순 전력 분석(simple power analysis)을 효과적으로 방지하는 새로운 점 곱셈(point multiplication) 방법을 제안한다. 점 랜덤화(point randomization)를 활용함으로써, 제안된 코프로세서는 차분 전력 분석(differential power analysis, DPA) 및 상관 전력 분석(correlation power analysis, CPA)과 같은 통계적 전력 분석(statistical power analysis)에도 내성이 있으며, 60 k 게이트 카운트를 필요로 하고 최대 클록 주파수에서 1 ms 이내에 하나의 타원곡선 점 곱셈을 수행할 수 있다.

본 연구는 세 가지 255비트 곡선인 위이어슈트라스(Weierstrass), 몽고메리(Montgomery), 트위스트 에드워즈(Twisted Edwards)에 대해 타원곡선 암호를 최적화한 경량 가속기 아키텍처를 제안한다. 몽고메리 곡선과 관련하여, 사영 좌표(projective coordinates)와 몽고메리 래더(Montgomery ladder, ML) 점 곱셈(PntMlt) 방법의 조합은 효율성과 유효성 측면에서 널리 알려져 있다. 그러나 본 연구는 경량 설계를 위해 아핀 좌표(affine coordinates)를 사용한다. 본 연구에서는 곡선 P-256에 사용되는 일부 경량화 기법을 255비트 곡선에 적용하였다. 이러한 기법을 변형된 유한체에 적응하는 과정에서 일정한 과제가 있었음에도 불구하고, 속도와 면적 오버헤드를 최소화하기 위해 필수 방정식을 효과적으로 재정의하였다. 또한 제안된 가속기는 곡선 매핑(curve mapping)을 통해 세 곡선을 상호 교환 가능하게 지원함으로써 다양한 암호 응용이 가능하다. 최대 클록 주파수 200 MHz에서, 세 곡선 모두에 대한 PntMlt를 1 ms 이내에 계산할 수 있었으며, ASIC(응용특수집적회로) 구현에서는 필요한 자원이 게이트 등가(gate equivalents) 60 k에 불과하였다.

본 논문에서는 NIST P-384 및 P-521 곡선을 지원하는 타원 곡선 암호 가속기를 제안한다. 현재 NIST P-256 곡선이 많이 사용되고 있으나 컴퓨팅 능력이 더욱 발전할 경우 이보다 더 큰 P-384 및 P-521 곡선의 사용이 필요해진다. 타원 곡선 암호 가속기에 대한 기존 연구는 projective 좌표계를 주로 사용하나 이러한 설계는 기본적으로 큰 면적을 갖는다. 본 연구에서는 projective 좌표계 대신 affine 좌표계에 기반을 둔 기존의 P-256 가속기를 확장하여 P-384 및 P-521 가속기를 설계하였다. 곡선의 확장 과정에서 달라진 수식을 제공하였으며 실험 및 구현 결과는 제안 가속기가 다른 연구 결과 대비 적은 면적을 가지면서도 빠른 속도를 가짐을 보인다. 180 ㎚의 CMOS 공정으로 합성한 결과는 P-384 및 P-521 가속기가 약 200㎒에서 각각 100 k 및 135 k gate counts를 가지며 각각 1.5 ㎳ 및 2.7 ㎳ 만에 point multiplication을 수행할 수 있음을 보인다.

1996년에 설립된 NTRU는 IEEE P1363.1 및 ANSI X9.98에 따라 표준화되었으며, 오랫동안 사용되어 왔다. 본 논문은 NTRU의 핵심 연산인 다항식 곱셈을 지원하는 경량 가속기를 간략히 제시한다. 제안하는 가속기는 전용 메모리를 사용하기보다는 정적 랜덤 액세스 메모리(SRAM)의 슬레이브 래퍼에 내장되며, SRAM에 직접 접근할 수 있어 SRAM과 가속기 간의 데이터 전송 및 데이터 중복을 제거한다. 이는 지연 시간과 필요한 자원을 감소시키는 데 도움이 된다. 본 논문에서는 국가표준기술연구소(NIST)의 포스트 양자 암호(Post-Quantum Cryptography) 표준화 과정에 제출된 NTRU 버전에 초점을 맞춘다. 이 버전에는 4개의 파라미터 세트가 포함되어 있으며, 모두 제안하는 가속기에 의해 지원된다. 가속기는 270 MHz의 클록 주파수에서 합성될 수 있고, 17.3 k 게이트 카운트만을 필요로 하며, 암호화와 복호화를 각각 0.1 ms 및 1.5 ms 내에 수행할 수 있다. 제안하는 가속기는 사물인터넷(Internet of Things)과 같은 자원 제약이 있는 응용 분야에 구현될 것으로 기대된다.

본 연구는 아핀 좌표(affine coordinates)를 사용하는, 소형이고 빠른 타원곡선 암호(ECC) 코프로세서를 제안한다. 아핀 좌표를 사용하면 계산 집약적인 모듈러 역연산(Modular Inversion, ModInv)이 필요하나, 제안한 코프로세서는 개선된 ModInv를 통해 가속될 수 있다. 또한 본 연구는 아핀 좌표를 사용할 때의 단순 전력 분석(simple power analysis)을 효과적으로 방지하는 새로운 점 곱셈(point multiplication) 방법을 제안한다. 점 랜덤화(point randomization)를 활용함으로써, 제안된 코프로세서는 차분 전력 분석(differential power analysis, DPA) 및 상관 전력 분석(correlation power analysis, CPA)과 같은 통계적 전력 분석(statistical power analysis)에도 내성이 있으며, 60 k 게이트 카운트를 필요로 하고 최대 클록 주파수에서 1 ms 이내에 하나의 타원곡선 점 곱셈을 수행할 수 있다.

몽고메리 환원(Montgomery reduction)은 소수체에서의 모듈러 환원에 대한 잘 알려진 최적화 기법이다. 그러나 NIST(National Institute of Standards and Technology) 소수에 대해서는 몽고메리 환원이 거의 사용되지 않았는데, 이는 NIST 소수의 특수한 구조가 몽고메리 환원보다 적은 연산을 필요로 하는 빠른 환원을 가능하게 하기 때문이다. 본 연구에서는 NIST 소수에 대해 몽고메리 환원을 다시 재발견하고, 몽고메리 환원에 부분 모듈러 환원을 적용하여 새로운 모듈러 환원 방법을 제안한다. 본 새로운 모듈러 환원 방법과 파이프라이닝(pipelining), 병렬 처리(parallel processing)와 같은 기타 최적화 기법을 사용하여, NIST 소수체 위의 효율적인 타원곡선 암호(ECC) 코프로세서를 제안한다. 구현 결과에 따르면, 제안된 코프로세서는 194.7 k 게이트 카운트만으로 0.055 ms에 타원곡선 점 곱셈 한 번을 수행할 수 있다. 이는 기존 연구에 비해 면적 대비 속도가 상당히 더 빠르다.

딥페이크는 실제처럼 보이지만 사실은 조작된 디지털 영상이다. 딥 생성 모델의 빠른 발전으로 인해 이러한 조작 기술의 접근성과 정교함이 증가하고 있으며, 그 결과 가짜 콘텐츠를 탐지하는 것이 더욱 어려워지고 있다. 다양한 얼굴 위조(facial forgery) 기법은 복잡한 데이터 분포를 초래하고, 대부분의 기존 딥페이크 탐지 접근법은 이를 이진 분류 문제로 취급하는 합성곱 신경망(CNN)에 의존한다. 이러한 방법들은 특정 데이터셋에서는 높은 정확도를 달성하지만, 학습 중에 관찰된 조작 기법에 과적합(overfitting)되는 경향 때문에 데이터셋 간 일반화 성능은 종종 낮다. 본 연구에서는 딥페이크 탐지에서의 일반화를 향상시키기 위해 EfficientNet Vision Transformer와 메타-러닝 프레임워크를 통합한 모델인 MEViT를 제안한다. 또한 가짜 샘플의 특징 표현이 진짜 샘플의 특징 표현과 멀어지도록 유도하는 쌍 판별(pair-discrimination) 손실과, 서로 다른 조작 방법 간의 도메인 전이(domain shift)를 감소시키기 위한 도메인 적응(domain adjustment) 손실을 도입한다. MEViT 모델은 FaceForensics++ 데이터셋에서 특정 조작 방법으로 학습하고, 동일 데이터셋 내의 다른 미학습 조작 방법에서 평가한다. 더불어 FaceForensics++ 및 CelebDF-v2를 포함한 여러 딥페이크 벤치마크에서 광범위한 실험을 수행하고, 다양한 최신 접근법과 비교하여 그 효과를 입증한다.

고품질 3D 객체는 디지털 트윈에서 중요한 역할을 하며, 이러한 객체로부터 생성된 합성 데이터는 딥러닝 기반 컴퓨터 비전 응용에서 필수적인 요소가 되었다. 산업용 객체 표면에서 실제 결함을 수집하고 라벨링하는 작업은 여러 도전과 노력이 따르는 반면, 합성 데이터 생성은 라벨링된 데이터를 대량으로 효과적으로 재현할 수 있다. 그러나 합성 데이터셋은 렌더링된 이미지의 현실감이 부족하다. 본 논문은 이러한 문제를 해결하기 위해 디지털 트윈 스마트 팩토리 응용을 위한 3D 산업용 객체 복원과 합성 결함 생성을 단일 프레임워크로 제시한다. 구체적으로, 스마트폰 카메라로 수집한 비디오를 통해 사용자 정의 산업용 3D 객체를 복원하기 위해 NeRF를 적용한다. 결함 생성의 다음 단계에서 3D 객체 표면에 대한 최적의 결과를 선택하기 위해, 여러 NeRF 기반 모델(i.e., Instant-NGP, Nerfacto, Volinga, Tensorf)을 비교한다. 공정한 평가를 위해, 두 개의 객체에 대한 세 가지 사용자 정의 데이터셋을 사용하여 Nerfstudio 프레임워크로 네 가지 모델을 학습한다. 실험 결과에 따르면 Instant-NGP와 Nerfacto가 가장 우수한 성능을 보였으며, 다른 모든 방법을 유의하게 능가한다. 3D 객체의 내보낸 메시는 Blender를 사용해 정교화한 후 NVIDIA Omniverse Code에 로드하여 Replicator로 표면의 결함을 생성한다. 객체 탐지 성능을 평가하고 합성 결함 데이터의 이점을 검증하기 위해, 합성 결함 및 실제+합성 결함에 대해 YOLO 기반 모델을 사용한 실험을 수행하였다. 실험 결과, 합성 결함 데이터는 YOLO 모델의 일반화 능력을 향상시키는 데 기여하였으며, YOLOv6n과 YOLOv8s에서 각각 mAP@0.5 기준 최고 및 최저 정확도 향상이 18.8%와 1.5%로 나타났다.

확산 기반 생성 모델은 이미지 합성 분야를 크게 발전시켜 왔으며, 디지털 이미지의 무결성과 진정성에 관한 추가적인 과제를 제기하고 있다. 그 결과, AI 생성 이미지를 식별하는 문제는 영상 포렌식 분야에서 핵심적인 과제가 되었다. 그러나 확산 모델로 생성된 이미지를 탐지하는 데 관한 문헌은 부족한 실정이다. 본 논문에서는 GAN 기법과 확산 모델을 모두 통해 생성된 이미지를 탐지할 수 있는 모델을 개발하는 데에 초점을 둔다. 우리는 AI 생성 이미지를 식별하기 위한 새로운 탐지 방법인 DiffCoR을 제안한다. DiffCoR은 두 가지 주요 모듈로 구성된다: Stable Diffusion Processing (SDP)과 Image Representation Learning (IRL)이다. SDP 모듈은 사전 학습된 Stable Diffusion 모델을 사용하여 역확산을 통해 입력 이미지를 복원하고, 복원 불일치를 통해 미세한 조작을 포착한다. IRL 모듈은 Latent Consistency Loss (LCL)를 이용한 자기지도 학습을 적용하여 견고하고 불변적인 특징을 추출함으로써, 증강된 뷰 전반에서 일관된 잠재 표현을 보장한다. 또한 조작 탐지를 향상시키기 위해 Discrete Fourier Transform (DFT)을 사용한 주파수 영역 분석을 포함한다. 더 나아가, LSUN-Bedroom, CelebA-HQ, CelebDFv2 및 다양한 확산 모델로부터 수집된 400,000건 이상의 실제 및 AI 생성 이미지를 포함하는 공개 데이터셋인 ForensicsImage를 제안한다. ForensicsImage 및 GenImage에 대한 실험 결과, DiffCoR은 최첨단 성능을 달성하였으며 강력한 교차 데이터셋 일반화 성능을 보였다. 이는 디지털 포렌식, 콘텐츠 검증 및 소셜 미디어 조절 등 실제 환경에서의 활용에 적합함을 의미한다. 우리의 코드와 데이터셋은 https://github.com/nhantran214/diffcor 에서 제공된다.

NTRU는 잘 확립되어 널리 사용되는 공개키 암호화(public-key cryptography)이다. NTRU는 IEEE Std1363.1 및 X9.98에 표준화되어 있으며, 그 변형은 NIST(Post-Quantum Cryptography, PQC) 표준화 공모전에 제출되었다. 본 연구에서는 NIST PQC 공모전에 제출된 최근 NTRU 버전에 대한 고성능 가속기(accelerator) 구현을 제안하였다. NTRU에는 두 가지 유형의 다항식이 있는데, 계수가 $\{-1,0,1\}$ 인 삼항(ternary) 다항식(TP)과 비-TP(non-TP)가 있다. TP와 비-TP의 곱, 그리고 비-TP 간의 곱을 모두 지원하는 기존 방법들과 달리, 제안하는 가속기는 사전에 TP를 비-TP로 변환한 다음 비-TP의 곱셈만을 수행한다. 또한 직접 메모리 접근(direct memory access) 컨트롤러를 활용하고 다항식 레지스터(polynomial registers)의 정의를 단순화하였다. 그 결과 대량의 레지스터와 멀티플렉서(multiplexers)가 필요하던 점을 포함하여 지연(latency), 데이터 전송 시간 및 자원을 감소시켰다. 28-nm CMOS 공정 기술을 사용하여 가속기를 합성하였다. 그 결과, 가속기는 최대 클록 주파수 1.67 GHz에서 각각 암호화와 복호화를 0.8 및 $1.8\mu$ s 내에 수행할 수 있었으며, 494.9 k 게이트 카운트(gate counts)가 필요하였다. 또한 제안하는 가속기는 기존 가속기들에 비해 더 적은 자원으로 더 높은 성능을 보여주었다.