장병철 교수 연구실
프로젝트
정부 과제
9
1
2025년 3월-2029년 12월
|240,140,000원넓은 온도 범위 보상이 가능한 32 레벨 3D NAND 소자-Cell 알고리즘-설계-시스템 통합 솔루션 핵심 요소기술 개발
넓은 온도 범위에서 보상 가능한 32레벨 3D NAND 소자-알고리즘-설계-시스템 통합 솔루션 핵심 요소기술 개발 및 반도체 분야 석·박사급 고급 인력 양성
3D 낸드 플래시
온도 보상
신뢰성 모델링
소재 기술
멀티 비트 기술
2
2024년 2월-2029년 2월
|3,781,225,300원첨단산업특성화대학원지원(배터리)
전지보국(電池報國) 실현을 위한 글로벌 Top-tier 인재양성
이차전지
인력양성
산학협력
전주기적
현장학습
3
2024년 2월-2029년 2월
|3,550,630,000원첨단산업특성화대학원지원(반도체)
국내 반도체 패키징 산업 분야의 경쟁력 확보를 위한 혁신적 고급 석박사 인재 양성* 1년차 목표- 반도체공학과의 패키징 특화 분야 교육과 연구 활성화를 위한 인프라 확보- 반도체 패키징 특화 3대 교육 커리큘럼 개발- 기업 수요 반영 산학프로젝트 (5건 이상, 참여인원 20명 이상)*2년차 목표- 반도체 패키징 특화 3대 교육 커리큘럼 개발 및 체계 구축-...
반도체공학
고급인력양성
반도체 패키징 소재
반도체 패키징 공정
반도체 패키징 설계
4
2022년 3월-2024년 12월
|211,776,000원64 레벨 초고용량 낸드 플래시 메모리 개발을 위한 소자 및 설계 핵심 요소 기술 개발
1. Disturb 개선을 위한 반강유전체 기반 blocking layer 소재 발굴 및 소자 제작 -Blocking layer 용 하이브리드 반강유전체 소재 발굴 -하이브리드 반강유전체 blocking layer 기반 메모리 소자 제작 제반 기술개발 2. 자가 줄 발열 (self-joule heating) 기반 on-chip endurance 열화 ...
낸드 플래시
멀티레벨
신뢰성
저잡음
양자점 전하 저장층
5
협동|
2022년 3월-2024년 12월
|200,748,000원64 레벨 초고용량 낸드 플래시 메모리 개발을 위한 소자 및 설계 핵심 요소 기술 개발
본 과제는 3D 낸드 플래시 메모리에서 64 레벨로 갈수록 커지는 수평 전하 손실과 셀간 간섭을 줄이기 위한 전하 저장층·소자 구조 및 센싱 회로 개발 연구임.
연구 목표는 1) 수평 전하 손실 개선을 위한 양자점 전하 저장층 소재 발굴 및 제작 제반기술, 2) 양자점 전하 저장층 기반 메모리 소자 제작 및 특성 분석, 3) 트랩컷(trap cut) 기반 셀 트랜지스터와 에어갭 기반 셀 트랜지스터로 고신뢰성 전하 저장 구현, 4) Low noise(High resolution) 센싱 회로의 SPICE-level 정량 검증과 칩 실물 검증 수행임. 기대효과는 수평 전하 손실 억제와 셀간 간섭 최소화로 64 레벨 VFY/erase verify 조건에서도 데이터 보존성 향상과 신뢰성 확보임.
낸드 플래시
멀티레벨
신뢰성
저잡음
양자점 전하 저장층
프로젝트
- 2026년도 4월 기준으로 최신 업데이트된 정보입니다.
- 출처: NTIS를 기반으로 제공되었습니다.