최근의 수백 큐비트 프로세서는 중요한 하드웨어 발전을 나타내지만, 현재의 한계로 인해 효과적인 양자 오류 정정(quantum error correction, QEC)이 불가능하여 양자 오류 완화(quantum error mitigation, QEM)에 의존해야 하며, 이는 양자 컴퓨터의 결과 충실도를 향상시키기 위한 필요조건이다. 본 논문은 목표 양자 하드웨어의 노이즈 특성을 활용하여 회로를 보다 효율적으로 폴딩(folding)하도록 함으로써 제로-노이즈 외삽(Zero-Noise Extrapolation, ZNE)의 성능을 향상시키는 노이즈 인지 기반 폴딩 기법을 제안한다. 전통적인 ZNE 접근법이 균일한 오류 분포를 가정하는 것과 달리, 본 방법은 하드웨어 노이즈 모델에 기반한 보정(calibration) 데이터를 사용하여 노이즈를 재분배한다. 노이즈 적응형 컴파일레이션 방법과 본 논문의 제안 폴딩 메커니즘을 결합함으로써, 초전도(superconducting) 양자 컴퓨터를 이용한 양자 게이트 기반 컴퓨팅에서 ZNE 정확도를 향상시킨다. 본 논문은 본 방법의 독창성을 강조하고, 노이즈 축적을 요약하며, 스케일링(scaling) 알고리즘을 제시하고, 선형 외삽(linear extrapolation) 모델을 사용하여 기존 모델들과 비교해 방법의 신뢰성을 평가한다. 실험 결과, 기존 폴딩 방법에 비해 본 접근법은 양자 컴퓨터 시뮬레이터에서 최대 23.6%의 개선을, 실제 양자 컴퓨터에서는 최대 44.8%의 개선을 달성했으며, 통계적 신뢰 구간(statistical confidence intervals)은 회로 스케일 전반에서 안정적인 성능 향상이 나타남을 시사한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.