윤인식 연구실
전자공학 윤인식
윤인식 연구실은 전기전자컴퓨터공학과에 소속되어 있으며, VLSI 설계를 중심으로 첨단 반도체 회로 설계 기술을 연구하고 있습니다. 본 연구실은 현대 전자산업의 핵심인 집적 회로(IC) 설계 분야에서 이론과 실무를 아우르는 폭넓은 연구를 수행하고 있습니다.
특히, 고성능과 저전력, 고신뢰성을 동시에 달성할 수 있는 회로 설계 기법 개발에 주력하고 있습니다. 이를 위해 최신 반도체 공정 기술을 활용한 초미세 공정 회로 설계, 회로 설계 자동화, 신호 무결성 확보 등 다양한 연구 주제를 다루고 있습니다. 연구실은 첨단 설계 툴과 시뮬레이션 환경을 적극적으로 활용하여 실제 칩 제작 및 테스트까지 아우르는 실용적인 연구를 지향합니다.
저전력 설계와 고신뢰성 회로 설계는 모바일, IoT, 웨어러블 등 차세대 전자기기의 핵심 요구사항입니다. 윤인식 연구실은 전력 효율적인 아키텍처, 오류 내성 설계, 결함 허용 구조 등 다양한 첨단 기술을 개발하여, 미래 반도체 산업의 경쟁력 강화에 기여하고 있습니다.
또한, 연구실은 인공지능, 자율주행, 5G/6G 통신 등 다양한 첨단 산업 분야와의 융합 연구를 통해, 차세대 전자 시스템의 혁신을 선도하고 있습니다. 이러한 융합적 연구는 산업계와 학계 모두에서 높은 평가를 받고 있으며, 글로벌 반도체 시장에서의 기술 선도를 목표로 하고 있습니다.
윤인식 연구실은 앞으로도 지속적인 연구와 기술 개발을 통해, 첨단 반도체 회로 설계 분야에서 세계적인 경쟁력을 갖춘 연구실로 성장해 나갈 것입니다.
Energy Efficient AI Hardware
Neuromorphic Computing
VLSI 설계
VLSI(Very Large Scale Integration) 설계는 수백만 개 이상의 트랜지스터를 하나의 집적 회로(IC) 칩에 집적하는 기술로, 현대 전자공학의 핵심 분야 중 하나입니다. 윤인식 연구실은 VLSI 설계의 이론적 기반과 실무적 응용을 모두 아우르며, 고성능, 저전력, 고집적 회로 설계를 목표로 연구를 진행하고 있습니다. 이러한 연구는 반도체 산업의 발전과 더불어 스마트폰, 컴퓨터, IoT 기기 등 다양한 전자제품의 성능 향상에 직접적으로 기여하고 있습니다.
연구실에서는 회로 설계 자동화, 신뢰성 향상, 전력 소모 최소화 등 다양한 주제를 다루고 있습니다. 특히, 최신 공정 기술을 활용한 초미세 공정 회로 설계, 신호 무결성 확보, 그리고 칩 내 통신 구조 최적화와 같은 첨단 기술 개발에 집중하고 있습니다. 이를 위해 첨단 설계 툴과 시뮬레이션 환경을 적극적으로 활용하며, 실제 칩 제작 및 테스트를 통해 연구 결과의 실효성을 검증합니다.
VLSI 설계 연구는 미래 반도체 산업의 경쟁력을 좌우하는 핵심 기술로, 인공지능, 자율주행, 5G/6G 통신 등 다양한 첨단 산업 분야와도 밀접하게 연계되어 있습니다. 윤인식 연구실은 이러한 융합적 연구를 통해 차세대 전자 시스템의 혁신을 선도하고, 산업계와 학계 모두에서 높은 평가를 받고 있습니다.
저전력 및 고신뢰성 회로 설계
저전력 설계는 모바일 기기, 웨어러블 디바이스, IoT 센서 등 배터리 기반 시스템에서 매우 중요한 연구 주제입니다. 윤인식 연구실은 회로의 전력 소모를 최소화하면서도 성능을 유지할 수 있는 다양한 설계 기법을 개발하고 있습니다. 이를 위해 전력 효율적인 아키텍처 설계, 동적 전압 및 주파수 조절, 전력 게이팅 등 첨단 기술을 적용하고 있습니다.
고신뢰성 회로 설계 역시 연구실의 주요 관심사입니다. 반도체 소자의 미세화와 집적도의 증가로 인해 회로의 신뢰성 확보가 점점 더 중요해지고 있습니다. 연구실에서는 오류 내성 설계, 결함 허용 구조, 신호 무결성 강화 등 다양한 방법을 통해 회로의 신뢰성을 높이고, 실제 환경에서의 안정적인 동작을 보장하는 기술을 개발하고 있습니다.
이러한 저전력 및 고신뢰성 회로 설계 연구는 차세대 반도체 칩의 경쟁력을 높이고, 다양한 산업 분야에서 요구되는 고성능·고신뢰성 시스템 구현에 필수적인 역할을 합니다. 윤인식 연구실은 이 분야에서의 지속적인 연구를 통해 글로벌 반도체 시장에서의 기술 선도와 혁신을 추구하고 있습니다.
1
A FerroFET-based in-memory processor for solving distributed and iterative optimizations via least-squares method
I Yoon, M Chang, K Ni, M Jerry, S Gangopadhyay, GH Smith, T Hamam
IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, 1970
2
Hierarchical memory system with STT-MRAM and SRAM to support transfer and real-time reinforcement learning in autonomous drones
I Yoon, MA Anwar, RV Joshi, T Rakshit, A Raychowdhury
IEEE Journal on Emerging and Selected Topics in Circuits and Systems, 1970
3
A 55-nm, 1.0–0.4 V, 1.25-pJ/MAC time-domain mixed-signal neuromorphic accelerator with stochastic synapses for reinforcement learning in autonomous mobile robots
A Amaravati, SB Nasir, J Ting, I Yoon, A Raychowdhury
IEEE Journal of Solid-State Circuits, 1970
