저전력 시간기반(TB) 플래시 ADC에서 전압-시간-디지털 변환을 수행하기 위한 접힘(folding) 전압-시간 변환기(VTC)가 제안된다. TB 플래시 ADC의 기존 VTC는 다수의 시간 출력들을 생성하거나 변환 이득이 비선형적이어서, 비교기(comparator)를 많이 사용하는 전력 비효율적인 구조로 인해 시간-디지털 변환기(TDC)에서 전력 소비가 크게 발생한다. 제안된 VTC는 접힘 연산을 통해 전체 전압 입력 범위를 여러 차례 접어(fold) 각 전압-시간 변환이 접힘에 의해 감소된 전압 범위 내에서 정의되도록 하므로, 크고 선형적인 변환 이득을 갖는 단일 시간 출력을 생성한다. 이는 전력 효율적인 구조를 사용함으로써 TDC의 전력 소비를 감소시킬 수 있게 한다. 또한 VTC는 접힘 연산의 결과로 디지털 출력을 생성하므로 TDC의 분해능 요구 사항이 완화된다. 고속 저전력 동작을 위해 2비트 디지털 출력을 갖는 4× 접힘 VTC와, 5비트 파이프라인 TDC로 구성된 7비트 TB ADC를 구현하였다. 1-V 65-nm CMOS 공정으로 제작된 TB ADC는 4-GS/s의 샘플링 주파수, 11.3-mW의 전력 소비, 34.58-dB의 SNDR, 그리고 64.5-fJ/conv.-step의 우수성 지표(FoM)를 달성한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.