광주과학기술원 전기전자컴퓨터공학과 이일민 교수
이일민 연구실은 고속 데이터 변환과 통신 송수신 회로를 중심으로 집적회로설 설계를 수행합니다. 시간영역 플래시 ADC에서 folding voltage-to-time 변환기와 T-domain latch interpolation을 적용해 변환 구조의 전력 효율과 선형성을 함께 다룹니다. 또한 DAC 기반 polar multicarrier 송신기에서 amplitude/phase 분리 변조, predistortion, 디지털 FIR filtering 등 신호처리 블록을 포함한 wireline 전송 회로를 설계합니다. 더불어 Direct Bond Interconnect 기반 전자-포톤 이종 3D 동시집적 트랜시버를 통해 전기 SerDes와 silicon-photonic 구성을 공동 설계하는 흐름을 구축하고 있습니다.
5개년 연도별 논문 게재 수
5개년 연도별 피인용 수