7비트 16-웨이(interleaved) 시간-인터리빙(time-interleaved) 시간-영역 아날로그-대-디지털 변환기(TDADC)가 제시되며, 단위 ADC는 Verilog 코드로 합성되고 완전 자동화된 표준 디지털 배치-배선(place-and-route) 기법을 사용하여 구현된다. 제안하는 설계는 전압-대-시간 변환기에서 커패시터 기반 왜곡 보상(capacitor-based distortion compensation)을 도입하고, 전력과 면적을 줄이기 위해 정밀 시간-대-디지털 변환기(fine time-to-digital converter)에서 묵시적 위상 보간(implicit phase interpolation)을 활용하는 새로운 3입력 시간 비교기(3-input time comparator)를 사용한다. 16 nm FinFET에서 제작된 제안 ADC는 $46\text{GS}/\mathrm{s}$에서 동작하며, 나이퀴스트(Nyquist)에서 $78\text{fJ}/$ conv.-step의 성능을 달성하고, 입력 3 dB 대역폭이 20.1 GHz이며, 면적은 $0.085{\text{mm}}^2$이다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.