본 논문은 아날로그 프런트엔드(AFE)에서 다중 대역폭 확장 기법을 활용하고, 효율적인 디지털 클럭 및 데이터 복구(CDR)를 갖는 광대역 광 수신기를 제시한다. AFE는 인버터 기반 단계로만 구현되었다. 이는 션트 피드백 트랜스임피던스 증폭기 다음에 연속시간 선형 등화기(CTLE)와 가변 이득 증폭기(VGA)로 구성된다. 협대역의 대가를 치르더라도 더 나은 감도를 얻기 위해 높은 RF 값, $400\Omega$ 가 사용되었다. 전체 AFE 대역폭은 CTLE 피킹, 각 AFE 단계 사이의 직렬 인덕턴스, 그리고 CTLE 출력 및 VGA 단계에서의 능동 인덕터 부하를 통해 5.5배 확장된다. 클로킹을 위해 쿼터 레이트(quarter-rate)의 위상고정 루프(PLL) 기반 디지털 CDR을 구현하였다. 디지털 제어 발진기(DCO)의 분해능은 지터와 CDR로부터의 하드웨어 비용 간의 균형을 위해 9-bit로 최적화하였다. 다중 위상 클럭 생성은 딜레이 고정 루프(DLL)로 수행된다. 28nm CMOS에서 제작된 42.7Gb/s 광 수신기는 비트 오류율(BER) $<10{}^{\text{-12}}$ , 10MHz CDR 대역폭에서의 광 변조 진폭(OMA) 민감도 −3.6dBm, 그리고 3.4pJ/bit의 에너지 효율을 달성한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.