High-Speed Low-Power Time-Domain Folding and Interpolation Flash ADC Research
연구 내용
폴딩 기반 voltage-to-time 변환과 파이프라인 TDC를 활용하여 시간영역 플래시 ADC에서 변환 선형성과 전력 효율을 함께 확보하는 연구
시간영역 플래시 ADC에서 voltage-to-time-to-digital 변환 구조를 채택하여 dynamic comparator 수를 줄이는 접근을 기반으로 연구를 수행합니다. folding voltage-to-time converter는 입력 전압 범위를 반복 폴딩하여 단일 시간 출력과 큰 변환 이득을 만들고, TDC 해상도 요구를 완화하도록 설계합니다. 또한 time-domain latch interpolation에서는 선택적으로 활성화되는 변환기를 구성하여 저전력 동작을 구현합니다. 이를 공정·전압·온도 변화에 둔감한 시간영역 아날로그-디지털 변환 회로로 확장하는 차별성을 보유합니다.
관련 연구 성과
관련 논문
2편
관련 특허
0건
관련 프로젝트
1건
연구 흐름
초기에는 time-based flash ADC에서 folding voltage-to-time converter를 적용해 단일 시간 출력과 선형 변환 이득을 확보하고, pipelined TDC와 결합해 고속 저전력 변환을 구현하는 방향으로 연구를 수행했습니다. 이후 같은 time-domain 변환 계열에서 time-domain latch interpolation을 선택적으로 활성화하여 불필요한 comparator 구동을 줄이고 비선형성을 제어하는 구조로 확장했습니다. 최근에는 공정·공급 전압·온도 변화에 둔감한 시간 영역 아날로그-디지털 변환 회로 연구 과제를 통해 실사용 조건에서의 안정성을 강화하는 연구를 진행합니다.
활용 가능성
활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.
관련 논문
구분
제목
A 4-GS/s 11.3-mW 7-bit Time-Based ADC With Folding Voltage-to-Time Converter and Pipelined TDC in 65-nm CMOS
A 15.1-mW 6-GS/s 6-bit Single-Channel Flash ADC With Selectively Activated 8× Time-Domain Latch Interpolation
관련 프로젝트
구분
제목
공정·공급 전압·온도 변화에 둔감한 시간 영역 아날로그-디지털 변환 회로 연구