스케일링의 예측되는 종말과 연결된 세계의 시대에 나타나는 사용자 데이터의 지수적 증가는, CMOS의 현재 이진 시스템이 예상되는 도전에 대해 성공적으로 해법을 제공할 수 있는지에 대한 질문을 제기하고 있다. 이러한 도전에 관해 삼진 시스템(ternary systems)은 알려진 문제들에 대한 해법을 제공할 높은 잠재력을 보이고 있다. 구체적으로, 터널링 기반 MOSFET (T-CMOS)은 연구된 다른 어떤 삼진 소자에 비해서도 유망한 것으로 보고된다. 그러나 잠재력에도 불구하고, 실제 T-CMOS 기반 회로에서 완전한 시스템이 어떻게 설계될 수 있는지에 대한 연구는 부족하다. 따라서 본 논문에서는 T-CMOS 기반 회로를 설계하는 방법에 대한 포괄적 연구를 제시한다. 구체적으로 1) 균형 잡힌 삼진(full adder)을 설계하기 위한 경로를 제공하고, T-CMOS에서 조합 삼진 논리(combinational ternary logic)가 설계되는 기본 원리를 제시한다. 2) T-CMOS에 기반한 다양한 순차 삼진 논리(sequential ternary logic)를 제시한다. 3) 조합 및 순차 삼진 논리의 성능을 향상시킬 수 있는 다양한 회로 기법을 제시한다. 본 연구를 바탕으로, 트랜지스터 수가 단 42개인 최초의 균형 잡힌 삼진 애더(adder)를 제공하며, T-CMOS 기반 삼진 시스템의 동작 주파수를 $5.6\times$ 에서 $58.5\times$ 로 향상시킨다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.