전력, 면적, 타이밍(PAT) 특성화를 위한 사전-실리콘 모델링 도구는 수많은 아키텍처 연구를 가능하게 해 왔으나, 전통적인 분석 기반 및 표 기반 모델은 설계 복잡성이 증가하고 5 nm 미만의 공정 기술 스케일링에 더불어 고급 트랜지스터가 등장함에 따라 적용 가능성 측면에서 한계를 드러내기 시작했다. 기존 모델링 기법은 대체로 서로 다른 설계와 기술 노드에 대해 정적 스케일링 계수(static scaling factors)를 가정하며, 이는 과거 공정을 사용한 소규모 회로 설계 벤치마크로부터 도출된다. 그 결과, 복잡한 설계 변동성을 반영하지 못하고 고급 기술 노드로의 비선형 투영을 정확히 재현하지 못한다. 또한 설계 및 기술 스케일링의 기준(baseline)으로 사용되는 기준 논리(reference logic)와 SRAM 구현은 종종 서로 다른 기술 및 설계 규칙으로 생성되어, 개별 구성요소의 상대적 기여도를 왜곡하는 상당한 추정 부정확성을 초래한다. 이러한 문제를 해결하기 위해 본 논문은 신경 가속기를 위한 머신러닝 기반 PAT 모델링 프레임워크인 NPUWattch를 제안한다. NPUWattch는 서로 다른 포스트-레이아웃 논리 및 SRAM 설계 데이터셋을 통합 기술 라이브러리(unified technology libraries)로 구성하여, 기술 및 설계 스케일링에 관한 복잡한 비선형 관계를 학습하기 위해 신경망 회귀(neural network regression) 모델을 활용한다. 이를 위해 우리는 65 nm부터 2 nm까지의 기술 라이브러리를 개발하고, 다양한 논리 및 SRAM 데이터셋을 구축한 뒤 검증했으며, 설계 공간(design space)에서 상대적으로 과소표집된 영역을 강화하기 위해 적응형 손실 함수(adaptive loss function)를 사용하여 신경망 모델을 학습했다. NPUWattch는 다수의 오픈소스 신경 가속기의 포스트-레이아웃 결과에 대해 검증되었고, 평가 결과 NPUWattch가 기존 도구를 평균 추정 오차 2.7%로 뛰어넘는 것으로 나타나 신뢰할 수 있고 정확한 PAT 추정이 가능함을 보여준다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.