반도체 파운드리는 현재 3nm 트랜지스터를 대량 생산하고 있다. 이러한 흐름에서 2nm 노드에 관한 많은 연구가 소자 관점에서 포크시트 FET(forkshet FET, FSFET)과 같은 향후 트랜지스터의 가능성을 보고해 왔다. 그러나 고급 트랜지스터의 영향을 풀칩 수준에서 보고한 연구는 극소수에 불과하다. 따라서 본 연구는 현재 대량 생산 중인 3nm 노드와 비교하여 2nm 공정에서 풀칩 수준에서의 FSFET 잠재력을 규명하는 데 초점을 둔다. 이를 위해 우리는 FSFET을 위한 최초의 공개 2nm 기술 라이브러리인 FS2K를 제시하며, 다음의 결과를 제공한다. 1) 소자 또는 인터커넥트에서의 변화를 전제로 단순 스케일링을 적용하면, FSFET과 나노시트 FET(Nanoshet FET, NSFET)에서 2nm 공정에 대해 약 10%의 전력 절감 및 면적 절감만을 달성한다. 2) 2nm 노드에서의 최적 성능 향상을 위해서는 FSFET이 3nm에서 1트랙 감소된 4T 표준 셀로 설계되어야 한다. 본 연구의 2nm 4T-FSFET 설계는 기존 3nm 공정에 비해 -29.5%의 면적 절감과 -31.9%의 전력 절감을 달성한다. 따라서 우리는 향후 공정에서 최적화가 소자뿐 아니라 셀 레이아웃에서도 중요함을 강조한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.