Daisy-chain Coplanar Waveguide-Based Burn-in Socket Defect Detection
연구 내용
데이지체인 coplanar waveguide와 S-파라미터/Z-파라미터 분석을 이용해 번인 소켓 및 PCB의 open/short 결함과 위치를 규명하는 연구
번인 소켓과 테스트 PCB는 다핀 접속 구조로 인해 open/short 결함을 일괄 점검하기 어렵습니다. 본 연구는 다핀을 통과하는 daisy-chain 경로를 coplanar waveguide로 구성하고, 결함 유무에 따른 S-파라미터 변화를 통해 경로의 임피던스 불연속을 먼저 탐지합니다. 이후 결함 위치에 따른 커패시턴스 및 인덕턴스 변화가 Z-파라미터로 반영되는 경로를 분석하며, 3D 전자기장 시뮬레이션으로 결과를 검증하는 절차를 갖습니다.
관련 연구 성과
관련 논문
1편
관련 특허
0건
관련 프로젝트
5건
연구 흐름
초기에는 번인 소켓의 접점 핀을 모두 관통하도록 위·아래 배치된 coplanar waveguide로 daisy-chain 경로를 설계하고, 결함 없는 기준 상태의 파라미터 특성을 확보합니다. 이후 경로 상 특정 지점에 open/short 결함을 배치하여 S-파라미터에서의 임피던스 불연속 변화를 확인합니다. 다음 단계에서 결함 위치 이동에 따른 커패시턴스·인덕턴스 변화를 Z-파라미터로 재구성하며, 최종적으로 3D 전자기장 시뮬레이션을 통해 결함 위치 추정의 타당성을 검증합니다. 이후 이를 반도체 테스트 소켓 품질 평가로 확장하는 방향으로 연구를 수행합니다.
활용 가능성
활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.
관련 논문
구분
제목
Detection Analysis of Burn-in Socket Defects using a Daisy-chain Coplanar Waveguide
관련 프로젝트
구분
제목
비메모리 반도체 테스트 초고주파수 및 초고전류용 Pogo Pin 의 개발
비메모리 반도체 테스트 초고주파수 및 초고전류용 Pogo Pin 의 개발
비메모리 반도체 테스트 초고주파수 및 초고전류용 Pogo Pin 의 개발
판 스프링 분리 구조와 슬라이딩 핀 구조를 사용한 인공지능 반도체용 소켓 연구
판 스프링 분리 구조와 슬라이딩 핀 구조를 사용한 인공지능 반도체용 소켓 연구