김태인 연구실은 반도체 소재 및 소자를 중심으로 p형 박막트랜지스터, 이차원 나노소재 기반 계면 공학, 투명 전극 및 광전자 소자 연구를 수행하며, 결함 제어·패시베이션·이종접합 설계를 통해 저전력 로직 회로, 차세대 메모리, 디스플레이 및 센서 응용에 적합한 고성능·고신뢰성 반도체 소자 기술을 개발하고 있다.
Strategic defect engineering at the buried interface for metal–halide transistors
Hyo-Won Jang, Go Eun Kim, Mi-Jeong Kim, Joong Bum Rhim, Tae In Kim, Hyuck‐In Kwon, Ick-Joon Park
IF 10.7
Materials Horizons
Copper iodide (CuI), identified as a promising p-type semiconductor with solution processability, has recently gained significant interest. However, the defects and vacancy states of CuI that critically correspond to the performance of transistors are rarely explored. In this work, we propose a synergistic processing strategy for defect engineering at the buried interface of CuI thin film transistors (TFTs). Ambient-dependent processing, including in O<sub>2</sub>, vacuum, and H<sub>2</sub> environments, is performed, and electrical, optical, and surficial analyses elucidate defect engineering in terms of copper and iodine vacancy states, as well as surface density. The optimized H<sub>2</sub> processing is revealed to enhance the properties of CuI, where hydrogen can act as a shallow donor that compensates for the copper vacancies and induces the formation of iodine vacancies. The corresponding defect-engineering mechanism is discussed in CuI TFTs with different metal electrodes, revealing that the reduction of copper vacancy defects can be accelerated at the buried CuI channel/nickel interfaces owing to the formation of a significant hydrogen transfer pathway. This yields remarkable performance with long-term stability in CuI TFTs and improves the contact properties at the buried interface. This study advances the field toward the development of novel defect modulation techniques to produce high-performance solution-processed CuI TFTs.
차세대 3D V-NAND Flash 메모리용 육방정계 질화붕소탄소 나노복합체 기반 고신뢰성 전하 트래핑층 개발
○ 제안된 연구과제에서는 '차세대 3D V-NAND Flash 메모리용 육방정계 질화붕소탄소 나노복합체 기반 고신뢰성 전하 트래핑층 개발'을 최종목표로 3개년에 걸쳐 연차별 세부 목표를 세우고 체계적으로 관련 연구를 수행할 계획임.
육방정계 질화붕소탄소
이차원 나노복합체
삼차원 적층형 NAND 플래시 메모리
전하 트래핑층
트랩 분석
2
주관|
2022년 6월-2025년 2월
|505,000,000원
반도체 전공트랙 사업
본 과제는 전기자동차 반도체 분야 산업경쟁력 강화를 위한 인재 양성 체계 구축 연구임.
연구목표는 혁신 인재를 지속 공급하는 데 있음. 산업계 수요 기반의 전공트랙 개발·운영, 산학프로젝트 및 산학 인턴쉽 운영 등 산학협력체구축, 실습 교육용 반도체 설계 인프라 구축, 반도체 전문 교과목 개발, 학부와 대학원을 연계한 인력 양성 인프라 구축을 핵심 연구내용으로 수행함. 기대효과는 시스템반도체 전문 인력 양성 및 본교 인재상·국가 핵심 인재상에 부합하는 경쟁력 있는 인력 양성임.
화학적 박리 기술 기반 이차원 hexagonal boron nitride 나노시트를 이용한 고신뢰성 박막트랜지스터 개발
○ '화학적 박리 기술 기반 이차원 h-BN 나노시트를 이용한 고신뢰성 박막트랜지스터 개발'을 최종 목표로 3개년에 걸쳐 연차별 세부 목표를 세우고 체계적으로 관련 연구를 수행해 나갈 계획임. ■ 1차년도 : 화학적 박리법을 이용한 고효율 h-BN 나노시트 박리 기술 개발■ 2차년도 : h-BN 나노시트 기반 passivation layer의 박막트랜지스터...