RnDCircle Logo
arrow left icon

High-Speed Circuits & Systems Laboratory

연세대학교 전기전자공학부

최우영 교수

Silicon Photonics

High-Speed SerDes

Automotive SoC

High-Speed Circuits & Systems Laboratory

전기전자공학부 최우영

초고속 회로 및 시스템 연구실(High-Speed Circuits & Systems Laboratory)은 데이터 센터, 인공지능, 자동차, 차세대 통신 등 다양한 첨단 산업 분야에서 요구되는 초고속·초저전력 반도체 회로 및 광전자 집적회로 기술을 선도적으로 연구하고 있습니다. 본 연구실은 25Gbps, 40Gbps, 100Gbps 이상의 데이터 전송 속도를 지원하는 고속 송수신 회로, 클럭 및 데이터 복원 회로, 적응형 등화기, 직렬화/역직렬화(SerDes) 등 다양한 고속 I/O 회로를 설계하고, 최신 CMOS, BiCMOS, SOI 등 다양한 반도체 공정 환경에서 실질적인 칩 개발과 양산을 목표로 하고 있습니다. 특히, 실리콘 포토닉스(Si Photonics)와 전자회로의 융합을 통해, 기존 전자회로만으로는 달성하기 어려운 초고속, 초저전력, 대용량 데이터 전송을 실현하고 있습니다. 실리콘 마이크로 링 변조기, Mach-Zehnder 변조기, VCSEL 드라이버, 광 수신기, WDM 송수신기 등 첨단 광집적회로와 이를 구동하는 CMOS/BiCMOS 회로의 집적 설계 및 최적화가 연구의 핵심입니다. 또한, 온도 및 공정 변화에 강인한 자동 보정 회로, 고선형성 변조기, 저잡음 PLL 및 CDR, 고효율 전력관리 회로 등 다양한 핵심 기술을 개발하고 있습니다. 차세대 광통신 및 이미징 시스템을 위한 단일광자 아발란치 다이오드(SPAD), APD, Ge/Si 포토다이오드 등 고성능 광센서 소자 연구도 활발히 진행되고 있습니다. CMOS 호환 공정에서 제작 가능한 SPAD, APD의 구조 최적화, 저잡음 설계, 고효율 광자 검출, 타이밍 지터 최소화, 후면조사형(BSI) 구조, 가드링 최적화 등 소자 물리와 회로 설계가 유기적으로 결합된 연구가 이루어지고 있습니다. 또한, 딥러닝 기반 레이저 다이오드 파라미터 추출, SPICE/Verilog-A 기반 광소자 모델링, 온칩 온도제어 및 자동 캘리브레이션 회로 등 첨단 시뮬레이션 및 제어 기술도 적극적으로 도입하고 있습니다. 이러한 연구 성과는 삼성전자, 퀄리타스반도체, 국방과학연구소, KIST 등 국내외 주요 산업체 및 연구기관과의 산학협력을 통해 실질적인 칩 개발, 양산, 실증까지 이어지고 있습니다. 최근에는 인공지능 및 자동차 SoC용 칩렛 인터페이스, Tbps/mm급 인터페이스 IP, 차세대 DRAM 인터페이스, 뉴로모픽 포토닉스, 광자 기반 AI 가속기, 차세대 LiDAR용 SPAD 등 다양한 응용 분야로 연구가 확장되고 있습니다. 연구실은 수십 건의 특허, 국내외 저명 학술지 논문, 기술이전 및 산업화 실적을 보유하고 있으며, 다수의 수상 경력과 함께 국내외 학회 및 산업계에서 높은 평가를 받고 있습니다. 앞으로도 초고속 회로 및 시스템, 실리콘 포토닉스, 광집적회로, 차세대 광센서 등 첨단 분야에서 세계적인 연구 경쟁력을 지속적으로 강화해 나갈 계획입니다.

Silicon Photonics
High-Speed SerDes
Automotive SoC
Data Center Interconnection을 위한 초고속 CMOS 및 광전자 회로 설계
본 연구실은 데이터 센터의 고속화와 대용량 데이터 전송 요구에 대응하기 위해 초고속 CMOS 기반 인터페이스 회로 및 광전자 집적회로 설계에 집중하고 있습니다. 데이터 센터 내외부의 서버 간, 랙 간 연결에서 발생하는 대역폭 병목 현상을 해결하기 위해, 25Gbps, 40Gbps, 100Gbps 이상의 속도를 지원하는 송수신 회로, 클럭 및 데이터 복원 회로, 적응형 등화기, 고속 직렬화/역직렬화(SerDes) 등 다양한 고속 I/O 회로를 개발하고 있습니다. 이러한 회로들은 최신 28nm, 14nm CMOS 공정뿐만 아니라 BiCMOS, SOI 등 다양한 반도체 공정 환경에서 구현되고 있으며, 실제 산업용 데이터 센터 환경에서 요구되는 저전력, 고신뢰성, 소형화 특성을 동시에 만족시키는 것이 주요 목표입니다. 특히, 실리콘 포토닉스(Si Photonics) 기술과의 융합을 통해 광-전자 하이브리드 송수신기, VCSEL 드라이버, 광 수신기, WDM(파장분할다중) 송수신기 등 차세대 광통신 인터페이스 회로를 개발하고 있습니다. 이 과정에서 광소자와 전자회로의 집적 설계, 온도 및 공정 변화에 강인한 자동 보정 회로, 고속 PAM4/NRZ 신호처리, 저잡음 PLL 및 CDR, 고효율 전력관리 회로 등 다양한 핵심 기술이 연구되고 있습니다. 또한, 실리콘 기반 광집적회로와 CMOS 드라이버/리시버의 하이브리드 집적을 통해, 기존 전자회로만으로는 달성하기 어려운 초고속, 초저전력, 대용량 데이터 전송을 실현하고 있습니다. 이러한 연구는 삼성전자, 퀄리타스반도체, 국방과학연구소 등 국내외 주요 산업체 및 연구기관과의 산학협력을 통해 실질적인 칩 개발, 양산, 실증까지 이어지고 있습니다. 최근에는 인공지능 및 자동차 SoC용 칩렛 인터페이스, Tbps/mm급 인터페이스 IP, 차세대 DRAM 인터페이스 등 다양한 응용 분야로 확장되고 있으며, 관련 특허와 논문, 기술이전 실적도 매우 풍부합니다.
실리콘 포토닉스 및 광집적회로 기반 차세대 광통신·이미지 센서 소자 연구
연구실은 실리콘 포토닉스(Si Photonics)와 광집적회로(PIC) 기술을 바탕으로, 차세대 광통신 및 이미징 시스템의 핵심 소자와 회로를 개발하고 있습니다. 실리콘 마이크로 링 변조기(Si MRM), Mach-Zehnder 변조기(MZM), 광 스위칭 소자, 광 수신기, 단일광자 아발란치 다이오드(SPAD), Ge/Si 포토다이오드 등 다양한 광전자 소자와 이를 구동하는 CMOS/BiCMOS 회로의 집적 설계 및 최적화가 주요 연구 주제입니다. 특히, 온도 변화와 공정 편차에 강인한 자동 보정 회로, 고선형성 변조기, 저잡음 고감도 광 수신기, WDM 수신기 및 송신기, 광자 기반 뉴로모픽 연산 소자 등 첨단 기술을 선도적으로 개발하고 있습니다. SPAD 및 APD(아발란치 포토다이오드) 기반 단일광자 검출기, ToF 센서, LiDAR, 바이오 이미징 등 다양한 응용 분야를 위한 고성능 광센서 소자 연구도 활발히 진행되고 있습니다. CMOS 호환 공정에서 제작 가능한 SPAD, APD의 구조 최적화, 저잡음 설계, 고효율 광자 검출, 타이밍 지터 최소화, 후면조사형(BSI) 구조, 가드링 최적화 등 소자 물리와 회로 설계가 유기적으로 결합된 연구가 이루어지고 있습니다. 또한, 딥러닝 기반 레이저 다이오드 파라미터 추출, SPICE/Verilog-A 기반 광소자 모델링, 온칩 온도제어 및 자동 캘리브레이션 회로 등 첨단 시뮬레이션 및 제어 기술도 적극적으로 도입하고 있습니다. 이러한 연구는 KIST, 한국연구재단, 국방과학연구소 등과의 공동연구를 통해 실제 소자 제작, 칩 레벨 실증, 시스템 적용까지 이어지고 있습니다. 최근에는 뉴로모픽 포토닉스, 광자 기반 AI 가속기, 초고속 저전력 광 QPSK 변조기, WDM 필터 및 수신기, 차세대 LiDAR용 SPAD 등 미래 지향적 연구 주제로도 확장되고 있으며, 국내외 학회 및 산업계에서 높은 평가를 받고 있습니다.
1
An Inductor-Less 28-Gb/s NRZ Optical Receiver Analog Front-End Optimization Using BAG in 28-nm CMOS
Tae-Young Choi, Jae-Ho Lee, Dong-Hyeon Kim, Min-Hyeok Seong, Woo-Young Choi
IDEC Journal of Integrated Circuits and Systems, 2025
2
10-Gb/s CMOS Monolithic Optical Receiver With Under-Damped TIA
Hyun-Yong Jung, Jeong-Min Lee, Woo-Young Choi
IDEC Journal of Integrated Circuits and Systems, 1970
3
고출력 광섬유 레이저의 펌프 LD 보호기용 필터 설계 및 제작 특성
오승호, 전영민, 최우영
Sae Mulli(The Korean Physical Society), 2009.07
1
SEC2411 [samsung 14nm LPU] Diff_CML_ETX_1ch
2024년 11월 ~ 2025년 05월
2
SEC2410 [samsung 28nm LPP] 4CH_ORX, 4CH_ETX, VCSEL_DRIVER, SAR_ADC
2024년 10월 ~ 2025년 04월
3
TSMC2410 [TSMC 180nm MS RF G] OPA Driver IC
2024년 10월 ~ 2025년