유전 박막 기반 고집적 반도체 공정 기술

Dielectric Thin-Film Processing for High-Integration Semiconductor Devices

연구 내용

유전성 박막 재료와 저온·고순도 증착 공정을 기반으로 고집적 DRAM 및 비휘발성 메모리의 소자-공정 성능을 동시 최적화하는 연구

고집적 반도체 소자는 박막 유전체의 물성, 계면 품질, 공정 조건에 따라 커패시터 성능과 누설 특성이 결정됩니다. 본 연구는 유전(반도체)재료와 Ferroelectric 계열 박막에 대한 물리적 이해를 바탕으로 저온·고순도 증착 기반의 박막 형성 조건을 정리하고, 3차원 적층형 DRAM 셀 구조에서 유전상수, 박막 두께, 공정 스트레스 변수를 공정 설계와 연계합니다. 또한 플래시 메모리의 재료·공정·스케일링 이슈를 함께 검토하여 집적화 관점에서 공정 개선 방향을 도출하는 차별성을 가집니다.

관련 프로젝트

4건

연구 흐름

초기에는 Ferroelectric HfO2와 같은 유전 박막의 기초 특성과 응용 개념을 정리하며 재료 기반의 공정 변수 해석 틀을 마련했습니다. 이후 저온·고순도 증착을 중심으로 Thin dielectrics 형성에서 요구되는 계면·물성 관점을 정립하고, 이를 3차원 적층형 DRAM cell 구조로 확장하여 커패시터 성능과 신뢰성에 영향을 주는 공정 요소를 설계 항목으로 구체화했습니다. 최근에는 플래시 메모리 스케일링에서 발생하는 재료 및 공정 병목을 함께 검토하여 고집적 소자 공정의 통합 개선 전략으로 연결하는 연구를 수행하고 있습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

유전 박막 기반 고집적 DRAM 공정 플랫폼
저온 CVD/ALD 공정 레시피 표준화
다층 적층 커패시터 구조 설계
플래시 메모리 재료-공정 문제 진단
저온 공정 호환 박막 유전체 소재
공정 스트레스 관리 모델
비휘발성 메모리 집적화 공정 통합
유전상수·두께 제어 기반 소자 성능 예측
고집적 웨이퍼 공정 최적화
소자-공정 동시 최적화 자동화