TFT eFlash 기반 Processing-in-Memory 시냅스 구동회로 및 PWM 정밀화 연구

Synaptic driving circuits for TFT eFlash-based processing-in-memory accelerators with PWM precision

연구 내용

TFT eFlash 시냅스 셀을 이용해 이진·삼진 가중치를 정밀 프로그래밍하고, PWM 변환으로 PIM 적분 단계의 비선형을 낮추는 시냅스 구동회로 연구

본 분야는 TFT eFlash 기반 시냅스 셀에 대해 지우기·프로그램·읽기 동작을 일관된 펄스 제어로 구성하여 PIM 연산의 계산 정확도를 확보하는 데 집중합니다. 시냅스 셀의 감지 전류를 목표값에 정렬하기 위해 펄스열 프로그래밍을 적용하고, 입력 데이터를 연속 PWM 펄스로 변환하여 뉴런 회로의 감지 전류 적분 과정에서의 비선형성을 줄입니다. 또한 CMOS 가속기 다이와 TFT eFlash 기반 시냅스 어레이 다이를 하이브리드 본딩으로 패키징하여 단일 패키지에서 동작하는 하드웨어 구조를 구현하는 차별성이 있습니다.

관련 프로젝트

1건

연구 흐름

초기에는 eFLASH 기반 PIM 시냅스 어레이 제작과 인공신경망 하드웨어 개발을 목표로 프로그래밍·읽기 동작을 구성하는 회로 단위를 정립했습니다. 이후 2023년에는 이진/삼진 가중치가 저장되는 eFlash 시냅스 셀을 대상으로 프로그램 전류 정밀화를 위한 펄스 구동 방식과, 뉴런 적분 비선형을 낮추기 위한 PWM 변환 회로를 함께 설계했습니다. 최근에는 구동회로·PWM 변환·뉴런·디지털 블록을 포함한 가속기 칩으로 레이아웃과 패키징까지 통합해 PIM 추론 하드웨어 구현성을 강화하는 방향으로 연구를 수행하고 있습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

binary/ternary 가중치 추론 가속
에너지 효율 인메모리 NPU
시냅스 프로그래밍 회로 모듈
PWM 기반 아날로그-디지털 선형화
하이브리드 본딩 패키징
임베디드 플래시 뉴로모픽 메모리
뉴런 적분 인터페이스 회로
엣지 AI용 SoC 내 PIM 코어
테스트용 시냅스 동작 시퀀스
추론 동작용 저전력 펄스 제어