본 논문에서는 타입 II 최적 정규기저를 갖는 유한체 의 Semi-Systolic 곱셈기를 제안한다. 본 곱셈기는 기존의 2012년에 발표된 Chiou 등의 곱셈기에 비해 공간복잡도 면에서는 전체 트랜지스터가 개 줄고 시간복잡도는 4 클럭 감소한다. 즉, NIST의 ECDSA를 위한 권장 유한체 인 경우 공간복잡도는 6.4% 줄고 시간복잡도는 2% 정도 감소한다. 또한 이 구조는 의 곱셈에 적용할 때, 2009년에 Chiou 등이 제안한 동시오류탐지 및 정정방법에 그대로 적용할 수 있는 장점이 있다. 本 논문에서는 타입 II 최적 정규기저를 갖는 유한체 의 Semi-Systolic 곱셈기를 제안한다. 본 곱셈기는 기존의 2012년에 발표된 Chiou 등의 곱셈기에 비해 공간복잡도 면 에서는 전체 트랜지스터가 개 줄고 시간복잡도는 4 클럭 감소한다. 즉, NIST의 ECDSA를 위한 권장 유한체 인 경우 공간복잡도는 6.4% 줄고 시간복잡도는 2% 정도 줄어든다. 또한 이 구조는 2009년에 Chiou 등이 제안한 동시오류탐지 및 정정방법을 그대로 적용할 수 있는 장점도 있다.
*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.